原文标题： 请勿删减或自创标题，违者4-1处分，此行请删除 IBM发表0.7奈米晶片，靠3D堆叠架构让电晶体密度翻倍 原文连结： 网址超过一行，请用缩网址，连结不能点击者板规 1-2-2 处分。 https://www.ithome.com.tw/news/176880 发布时间： 请勿张贴超过3天新闻 2026-06-25 记者署名： 王若朴 原文内容： IBM发表名为Nanostack的3D电晶体架构，透过垂直堆叠与异质材料整合，将逻辑制程推进 至0.7奈米尺度。IBM宣称，相较2奈米技术，Nanostack可提升50%效能或降低70%耗电，并 预计5年内导入1奈米以下节点。 半导体产业逐渐逼近制程微缩的物理极限，但IBM今日揭露一项新技术方向，宣布开发出 全球首款0.7奈米晶片技术，还提出名为Nanostack的3D奈米堆叠电晶体架构，要透过立体 堆叠与异质材料整合，继续提高晶片效能与能效。IBM预估，这项技术最快可在5年内导入 1奈米以下节点制程。 IBM展示0.7奈米技术，电晶体密度接近2奈米两倍 IBM表示，这款研究中的0.7奈米晶片，可在约指甲大小的面积内整合近1,000亿颗电晶体 ，密度接近IBM於2021年发表的2奈米研究晶片两倍。 根据IBM公布的研究数据，在模拟条件下，这项技术可望在相同功耗下提供约50%的性能提 升；若维持相同性能，则可比2奈米技术降低约70%的能耗。 不过，IBM强调，这次发表的重点，并不只是将制程节点推进至0.7奈米，而是一套全新的 电晶体架构。 因为，近年来，先进制程已从FinFET进步到GAA奈米片（Nanosheet）电晶体架构，台积电 、三星及英特尔都将其视为2奈米世代的重要技术基础。然而，随着电晶体尺寸越来越接 近原子尺度，持续微缩所带来的效益正在下降，业界也开始寻找新的架构设计方式。 Nanostack架构：把电晶体从平面排列变成立体堆叠 IBM这次提出的Nanostack架构，正是奈米片技术的进一步延伸。 如果把传统晶片比喻为平面城市，大多数电晶体都排列在同一层；Nanostack则像是把城 市改建成摩天大楼，透过多层电晶体垂直堆叠，在相同面积内容纳更多元件。IBM研究团 队用3D序列整合技术，将不同层的电晶体以交错方式堆叠。这种设计除了提高电晶体密度 ，也能缩短讯号传输距离，进而降低功耗与延迟。 另一项特色是，每个堆叠层可采用不同材料组合。IBM表示，未来设计人员可根据不同用 途，分别优化各层电晶体的性能与能源效率，不必让所有元件都共用相同设计条件。 为验证这项架构的可行性，IBM已完成超薄介电层键结、双通道工程以及CMOS反相器等实 验验证。研究结果显示，Nanostack不只是概念设计，而已具备实际运作能力的电晶体架 构。 SRAM面积可缩小40%，瞄准AI运算需求 除了逻辑电路，IBM也在今年VLSI Symposium大会上发表另一项与Nanostack相关的研究成 果。 研究团队利用交错通道设计，将SRAM记忆体单元面积缩小约40%。由於SRAM是处理器快取 记忆体的重要组成，面积缩小意味着可在相同晶片空间内放入更多快取容量。 这项能力对AI工作负载尤其重要。 随着生成式AI、大型语言模型（LLM）与高效能运算系统快速发展，晶片不只需要更多运 算核心，也需要更高频宽与更大的快取记忆体。IBM认为，Nanostack技术有机会同时提高 运算密度与记忆体效率，满足未来AI资料中心和云端基础设施需求。 高NA EUV将成1奈米以下制程关键技术 不过，要将Nanostack推向量产，仍需要下一代微影技术配合。 IBM指出，其中最关键的是高数值孔径极紫外光（High-NA EUV）曝光设备。相较於现行的 EUV设备，高数值孔径极紫外光有更高解析度，可在晶圆上刻画更细微的电路结构，是1奈 米以下制程的重要关键技术。 IBM目前正与ASML、Lam Research、Tokyo Electron（TEL）及SCREEN Semiconductor Solutions等多家设备厂商合作，来开发相关制程与设备能力。相关研究则由IBM与位於美 国纽约州奥尔巴尼的半导体研发中心共同完成，该中心未来也会导入高NA EUV设备，作为 下一世代晶片技术研发的重要基地。 此外，IBM最近也揭露Anderon计画，也就是IBM旗下的独立公司，专门打造量子晶片的代 工厂。 心得/评论： 3D堆叠已成业界共识，水平微缩时代正式告终，架构创新比制程节点数字更值得关注。 IBM现在盘前+1.84% --

※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 36.229.23.164 (台湾) ※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Stock/M.1782393069.A.134.html