※ 引述《LDPC (Channel Coding)》之铭言： : 大家快逃啊 电池日快来了 趁这机会吐槽Meta : 今天Meta公布他们模型 Muse Spark 摘录一下他们智慧体干掉人类之力 : Muse Spark QQ 这次连API都不提供 : SWE-Bench 77.4 : Swe-Bench pro 52.4 : https://ibb.co/W4ZDhWpy : https://ai.meta.com/blog/introducing-muse-spark-msl/ : 人类学 : SWE-Bench Verifed 93.9 : SWE-bench pro 77.8 : https://ibb.co/0Vrr26KP : 快逃啊 看到有人说AI取代软体工程师, 资工可以走IC 设计跟电路设计, 这个只说对一半, 其实AI 最容易取代是IC设计, 尤其是数位设计的部分, 其实早在四五十年前起, 数位设计的人就每年都怕被EDA工具取代了, AI 就是更强力的EDA工具, 会把大部分的数位设计部分给取代, 剩下的就是架构师跟debug, 虽然AI可以帮忙debug, 但是距离写扣造屎山的能力比起来, AI在debug跟修bug 方面, 还是有人类存活的空间, 我说的绝对不是凭空幻想, 我举几个例子, 1. 十几年前我刚毕业的时候, 带我的mentor 是个台湾人, 更精准的说, 是在四川重庆出生的国民党老兵家庭, 跟着国民党一起到台湾, 然後再到美国发展, 年纪很大, 他带我一年就退休了 当年就每天听他讲古, 他说他在美国的第一份工作是在王安电脑, 不要小看王安电脑, 当年是可以跟IBM Intel对打的公司, 他说他第一份工作是画电路图, 是真的用手刻的, 没有EDA工具, 後来EDA工具出来, 一堆用手刻电路的人都失业了, 然後就是verilog, 画电路变成用代码写 2. Formal Verification, 这块不多说了, AI 跟 EDA工具包了, 这东西不是人力能做的 3. ECO, 我前几天跟前同事们在聊天,聊AI, 我们提到从前ECO有多辛苦的事情, 因为你的verilog 转成netlist之後, 人力很难看懂netlist 跟原代码verilog的关系, 所以要修netlist 非常困难, 只有原本写代码的人, 才有可能做ECO, 现在有AI, ECO 拿netlist 跟verilog 一比对, 马上修好 数位设计是个非常标准的东西, 不论是clock, pipe, stage 等等的, 有非常非常标准的写法跟规定, 比C 跟python 等程式语言更死板, 因为你是在设计电路, 不是真的在写代码, 这种东西根本是为了AI 跟 EDA而产生的 尤其近代IC设计SoC设计, 都是架构师设计好架构, 每个block 切一切给RTL designer 写, 以後只要架构师把架构设计好, 每个block 丢给AI 就好了, 你说代码verilog 会看不懂, 以後产生的netlist 一样看不懂, 都这样搞了几十年了, 有差吗? block behavior 正确, 验证能过, 就好了 --

※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 76.103.225.6 (美国) ※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Stock/M.1775717081.A.E10.html ※ 编辑: waitrop (76.103.225.6 美国), 04/09/2026 14:45:32