※ [本文转录自 AfterPhD 看板 #1Zc5UQK0 ] 作者: zkow (逍遥山水忆秋年) 看板: AfterPhD 标题: [新闻] 大博士生半导体论文获IEDM大奖 研究成果 时间: Tue Dec 13 18:44:40 2022 大博士生半导体论文获IEDM大奖　研究成果创世界纪录 林昭仪 2022-12-13 17:17 台湾大学（以下简称台大）博士生研究论文首次赢得半导体产业着名的IEDM 2021年 Roger A. Haken最佳学生论文奖，展示了堆叠8个Ge0.9Sn0.1超薄体的能力，厚度低於3奈 米。 此8层堆叠通道在所有P型电晶体中为最高，创下世界纪录。 论文题目为 「Highly Stacked 8 Ge0.9Sn0.1 Nanosheet pFETs with Ultrathin Bodies （~3nm） and Thick Bodies （~30nm） Featuring the Respective Record ION/IOFF of 1.4x107 and Record ION of 92μA at VOV=VDS= -0.5V by CVD Epitaxy and Dry Etching".」（通过CVD外延和乾法蚀刻，具有超薄体（约3奈米）和厚体（约30 奈米）的8层高度堆叠的Ge0.9Sn0.1奈米片pFETs，在VOV=VDS=-0.5V时，创下 ION/IOFF1.4x107的纪录和ION92μA的纪录）。 本篇IEDM论文从磊晶层的设计与成长、材料分析、蚀刻机制、电性分析、能隙模拟、应变 模拟、变温量测等，进行了完整的讨论与分析，整合了高层数、高迁移率通道，以及极薄 通道的特性，展示世界首颗高层数堆叠锗锡奈米片电晶体，提升驱动电流并降低漏电流， 可使半导体晶片效能更高，也更加节能省电。 第一作者蔡仲恩是在台大先进矽器件与制程实验室（Advanced Silicon Device and Process Laboratory）训练出来的博士生，代表团队和指导教授刘致为於12月5日在旧金 山Union Square希尔顿饭店举行的IEEE IEDM年会中接受此殊荣。 蔡仲恩以电子邮件回覆DIGITIMES的采访指出，得知这篇论文获得2021 IEDM Best Student Paper Award时颇为意外，因为以往的得奖者都是来自麻省理工学院（MIT）、东 京大学（University of Tokyo）等国外的顶尖学校，这是第一次由台湾的大学荣获此奖 项，也让世界看见台大在半导体领域的杰出表现。 蔡仲恩表示：「这份荣耀是所有人一起努力的成果，谢谢刘致为教授的指导、实验室同侪 的团队合作、家人朋友的支持，以及曾经给予帮助的每个人。也希望台湾能持续带领全球 半导体进步与成长，为全人类带来更好的生活。」 目前台大是业界以外，极少数能独立研发多层堆叠通道闸极环绕式电晶体的大学，指导教 授刘致为表示，这次获得2021 IEDM Roger A. Haken Best Student Paper Award是对台 大的肯定，也是对团队研究方向的认可，未来能将学校的经验与知识带进业界，遇到问题 时运用正确的逻辑去解决。 刘致为指出，在研究团队里，他对於学生的基本要求为 Integrity/Accountability/Teamwork/Love （诚信／负责／合作／爱心），把学生教好 是老师最大的骄傲，秉持着这样的信念，希望能培养更多学生，成为对社会有贡献的人。 在现实的大环境里，无论是顺风还是逆风，只要一步一脚印，永不放弃理想，总有一天会 成功。 该论文展示了世界首颗高层数堆叠锗锡奈米片电晶体，厚度达3奈米之8层堆叠锗锡极薄通 道电晶体可藉由化学气相沉积磊晶与高选择比等向性乾蚀刻的共同优化来实现。因为3奈 米锗锡极薄通道的量子局限效应使截止状态漏电流降低，可达到锗锡／三维P型电晶体中 在VDS= -0.05V时的开关电流比1.4x107之世界纪录。8层堆叠锗锡厚奈米片则具所有锗锡 ／锗三维P型电晶体中世界纪录之92μA每通道堆叠的驱动电流於VOV=VDS= -0.5V。此8层 堆叠通道在所有P型电晶体中为最高。 於2022年VLSI国际会议上，该团队进一步展示了开关电流比与次临界摆幅（ Subthreshold swing；SS）皆为世界纪录的8层堆叠锗锡极薄通道电晶体，其平均通道厚 度为2.4奈米，次临界摆幅为近乎理想值的64mV/dec。并由模拟验证极薄通道可提升注入 速度（Injection velocity）且减少闸极延迟（Intrinsic gate delay），为短通道元件 的发展趋势。 随着半导体制程技术节点的演进，晶片中的电晶体结构从传统的平面电晶体（Planar FET ）转变为现今主流的鳍式电晶体（FinFET），到未来台积电2奈米技术节点将使用的闸极 环绕式（Gate-all-around；GAA）堆叠奈米片电晶体（Stacked nanosheet transistor） ，以更高的逻辑密度（Logic density）、更快的速度（Speed），和更低的功耗（Power consumption）为目标，可提供高效能运算和行动通讯等应用，如5G、电动车、人工智慧 （AI）、元宇宙等。 为了提升逻辑密度，电晶体的尺寸持续微缩，然而会产生漏电流变大的问题。闸极环绕式 奈米片电晶体的通道四周都被闸极氧化层与闸极金属完全包覆，使通道的控制能力更强， 能有效降低漏电流、减少功耗，使电晶体更加节能省电。而为了使半导体晶片的效能更高 、运作速度更快，可采用通道堆叠的技术（往垂直方向堆叠更多通道），以及使用矽锗（ SiGe）、锗（Ge）、锗锡（GeSn）等高迁移率通道（High mobility channel）来增加电 晶体的驱动电流。 https://s.yam.com/TONoC --

※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 140.112.73.41 (台湾) ※ 文章网址: https://webptt.com/cn.aspx?n=bbs/AfterPhD/M.1670928282.A.500.html

※ 发信站: 批踢踢实业坊(ptt.cc) ※ 转录者: zkow (140.112.73.41 台湾), 12/13/2022 18:44:46 ※ 编辑: zkow (140.112.73.41 台湾), 12/13/2022 18:45:30