AI晶片技术专利系列五 - 辉达的GPU与台积电制程亦步亦趋 原文网址: https://bit.ly/3WxOkbO 原文: 前面系列1到4谈论的都是AI晶片的先进制程封装技术与专利，本篇就来谈论其上游IC设计 。2023年的第二季开始，IC设计公司中的营收第一名是辉达，同时也是首度击败以往的第 一、二名的高通(Qualcomm)与博通(Broadcom)。 其实自2023年初至2024年4月，辉达受惠於生成式AI的崛起，辉达的股价夯到不行，涨幅 一度超过500%，甚至其高阶晶片H100好几度供不应求。也正因为AI已逐渐找到各种创新的 应用场景，不论是汽车工业、AI伺服器、无人载具、影像显示、生技医药、虚拟实境、软 体工程、智慧城市或金融科技等领域，都使得GPU的需求大增，迫使辉达的执行长黄仁勳 三番两次来台「绑桩」，巩固其供应链能够稳定接单、生产、交货。 众所周知，辉达专注在无晶圆厂的绘图处理器GPU的设计，不同於本系列之前所提到的台 积电、英特尔、三星电子与格罗方德等晶圆厂的制造技术。为了与前面系列的技术有相同 的检索基准，这次也同样对AI系统-Lupix [1] 输入与晶片堆叠有关的封装技术特徵，「 CoWoS可进一步拆分为CoW 和 WoS，CoW就是Chip-on-Wafer，将晶片堆叠，而WoS就是 Wafer-on-Substrate，......，然後经由矽穿孔(Through-Silicon Via，TSV)技术来连结 下方PCB基板(substrate)，让多颗晶片可封装一起，以达到封装体积小、功耗低、引脚少 、成本低等效果。」 AI扫描出的结果，找到几件相关的专利，而其中标题为「具一高功率晶片和一低功率晶片 的低互连寄生现象的系统」（以下称本专利）甚值关注，其台湾专利号为TWI515844B，而 对应的美国专利号为US9728481B2 (System with a high power chip and a low power chip having low interconnect parasitics)，分别於2016/01/01和2017/08/08获证，目 前本专利在机电技术领域中的专利价值之PR值(Percentile Rank)为96，也就是说，本专 利的专利价值在机电领域中赢过96%的相关专利。 一般来说，在单一IC封装中，为了降低所有晶片在印刷电路板(PCB)上所占据的面积，通 常会选择将各晶片尽可能地在垂直方向做堆叠。这样做还有另一个优点，那就是晶片与晶 片之间的互连路径是最短的，这将有助於缩短讯号传输的时间。然而，这样的堆叠方式却 会衍生出散热管理上的问题，例如高功率晶片（如CPU、GPU、NPU）堆叠在低功率晶片（ 如记忆体或I/O晶片）之上或下时，高功率晶片运作时所产生的高热，会负面地影响邻近 的低功率晶片的效能。据此，本专利之发明就揭露一种在垂直方向上做晶片堆叠时，高、 低功率晶片之间不仅仍保有最短的互连路径，而且还能有效隔绝高功率晶片所散发出来的 热，更能降低IC中的寄生效应(parasitics)。 如图1，系本专利所揭露的其中一种态样的晶片堆叠结构示意图。图1中所示系在一 PCB(190)上承载着一高功率晶片(101)，并设置在一低功率晶片(102)的上方，其中低功率 晶片(102)则被嵌入在封装基板(110)内，高功率晶片(102)设置在封装基板(110)外部。此 外，依据本专利在独立项中对高、低功率晶片的定义，高功率晶片(101)会产生至少10W的 热量，而低功率晶片(102)则产生少於5W的热量。当高功率晶片(102)运作时所散发出的高 热，由於封装基板(110)本身也有隔热的作用，加上散热装置(131)可将高热导引至IC的外 部，所以如记忆体这样的低功率晶片(102)，就不易受到高热而影响其运作效能。 此外，由於低功率晶片(102)又包含矽穿孔(125，TSV)，透过矽穿孔(125)与其外部的多个 已填入铜的穿孔(123)和导线(114)，可将PCB(190)与高功率晶片(101)电性连接起来，因 而在低功率晶片(102)和高功率晶片(101)之间，形成极短路径长度的互连，进而造成快速 的讯号传递、降低杂讯干扰与寄生现象等优点。 图1、本专利的其中一种态样的晶片堆叠结构示意图 再参考图2，是本专利所揭露的另一种态样的晶片堆叠结构示意图，也是本专利的代表图 。不难看出，图2的晶片堆叠结构方式是基於图1，只不过图2的高功率晶片(301、302)是 横向并排的组态，而低功率晶片(102A、102B)分别被设置在高功率晶片(301、302)的下方 ，且被嵌入至封装基板(110)中。 值得一提的是，根据专利说明书与图2中的记载，「由一矽或玻璃基板形成的插入物(350) ，有着额外的IC晶片，如一或多个全球定位系统(GPS，Global Positioning System)晶片 、射频(RF，Radio Frequency)收发器晶片、Wi-Fi晶片。这些额外的IC晶片可藉由插入物 (350)内设置的多层的金属互连和穿孔与高、低功率晶片(301、302、102A、102B)电性连 接。此外，插入物(350)提供高功率晶片(301、302)和低功率晶片(102A、102B)之间的额 外隔热，也因此而增加高功率晶片(301、302)之间的讯号传递。」 至於热量分布层(401)亦称为「导热管」(heat pipe)，为具有高导热性的材料，例如铜或 铝所组成，主要用来与低功率晶片(102)接触，将低功率晶片(102A、102B)产生的热量带 离，以降低运作期间低功率晶片(102)所带来的过热风险。 图2、本专利所揭露的另一种态样的晶片堆叠结构示意图 整体而言，本专利是针对三维空间在垂直方向上的晶片堆叠之互连做保护，目的是在解决 高功率晶片在大量运算时所散发的高热，从而导致使晶片效能不彰与寄生现象。 记得辉达执行长黄仁勳在2023年11月，台积电创办人张忠谋获颁李国鼎奖之际，获邀上台 致词，并说「没有台积电就没有辉达」。因此，为了探究辉达与台积电之间的关系到底有 多紧密，利用本专利经过Lupix的语义分析比对，竟发现到一家「群成能源股份有限公司 」（该公司的前身为「群成科技」，於2021年成为台湾光罩集团100%的关系企业），早在 2010年12月22日就以美国优先权的方式，申请名为「三维系统级封装叠层封装结构」 (Three-dimensional system-in-package package-on-package structure)之专利，并於 2013年12月31日获准美国专利，其专利号为US8619431B2（以下称US 431专利）。 特别的是，就在2024年3月1日US 431专利已转让给台积电，而该US 431专利要解决的技术 方案，正好就与辉达的本专利所记载的技术有一些关联。由其中的专利交易脉络可推测出 ，台积电不仅已经累积不少自家的3D IC制造方面的专利池，可能觉得专利布局上仍有可 再精进之处，所以正透过专利交易手段进行专利组合，这可能意味着台积电在未来进攻3D 版的先进制程封装的市场，有着强烈的企图心，而现在正为了继续保持「一个人的武林」 ，陆续暗中筑起固若金汤的专利保护壁垒。 也许有人会问：「台积电不断强化3D版的先进制程封装专利，难道是为了辉达 H100/H200/GB200 NVL72系列的产品吗？」从辉达执行长黄仁勳自2023年下半年以来，频 频造访台积电的动作来看，的确令人玩味。 心得: 辉达与台积电的合作关系似乎愈加紧密。从本专利与台积电之间的交易可见一斑，台积电 积极布局3D IC制造方面的专利，而辉达的需求似乎也在其中。辉达的GPU产品系列，尤其 是H100/H200/GB200 NVL72系列，或许正是台积电未来3D版先进制程封装市场的主要对象 之一。黄仁勳频频造访台积电，或许意味着两家公司正着手共同探索更深层次的合作机会 ，以在晶片技术的竞争激烈市场中保持领先地位。 --

※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 203.145.192.245 (台湾) ※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Patent/M.1715213367.A.8AD.html