AI晶片技术专利系列四－格罗方德在AI晶片中力搏一席之地 原文网址: https://bit.ly/3QAhdA2 原文: 目前半导体先进制程的领域中，被全球公认的三大巨头是台积电、英特尔、三星电子，但 有人可能好奇其他昔日大咖的发展为何？本篇就来看曾经是AMD超微半导体公司制造部门 独立出，也是目前全球专业晶圆代工排名第四的格罗方德公司(GlobalFoundries Inc.)。 格罗方德对台湾业界印象最深的，就是它和我国台积电几年前的专利官司。2019年9月格 罗方德先起诉台积电16项专利侵权；为反击竞争对手，台积电旋即於当年10月在德国、新 加坡和美国，对格罗方德提起专利侵权诉讼，但台积电毕竟是全球龙头立即以迅雷不及掩 耳之速，反诉控称格罗方德的12 nm、14 nm、22 nm、28 nm和40 nm节点侵犯其总计25项 专利。迫使格罗方德不得不於2019年10月下旬即与台积电和解，终结这场戏剧性之半导体 专利大战（开始到结束都极快速突然），两家公司同意为其所有现有半导体专利，以及未 来十年内申请的新专利互相授予交叉授权(cross license)。 本文藉由格罗方德的专利布局，一窥其内部的技术发展，特别针对之本系列之前一~三所 提及的半导体先进封装技术来分析。为了解格罗方德是否具有类似台积电的CoWoS技术发 展，於AI系统-Lupix [1] 输入与晶片堆叠有关的CoWoS技术特徵，即：「CoWoS可进一步 拆分为 CoW 和 WoS，CoW是Chip-on-Wafer，将晶片堆叠，而WoS就是基板上晶圆 (Wafer-on-Substrate)。CoWoS主要是将系统单晶片(SoC)与高频宽记忆体(HBM)设置在中 介层(interposer)上，先经由微凸块(micro bump)连结，使中介层内的金属线可电性连接 不同的SoC与HBM，以达到各晶片间的电子讯号顺利传输，然後经由矽穿孔 (Through-Silicon Via，TSV)技术来连结下方PCB基板(substrate)，让多颗晶片可封装一 起，以达到封装体积小、功耗低、引脚少、成本低等效果。」 扫描出来的结果发现，格罗方德在晶片堆叠与封装的相关专利上，数量似不如台积电、英 特尔与三星电子来得多，不过比例上倒是偏向3D封装，似乎有意全力冲刺3D封装技术；至 於相关专利的整体价值，似乎也不如前面的半导体三巨头。然而，格罗方德在近几年对於 晶片堆叠技术方面的声量不如台积电、英特尔和三星电子大，有可能是只专注在汽车工业 、国防工业、卫星通讯等特定工业领域的晶片制造有关，而不像台积电、英特尔和三星电 子还包含广大的消费性电子市场。 尽管从各方面的专利数据来看，格罗方德略逊於三巨头，不过其中有一件专利相对具竞争 力，只是它是3D版的封装专利，而非2.5D版，其标题为「具有RDL中介层的三维IC封装与 相关方法」（以下称本专利），其台湾专利号为TWI702658B，而对应的美国专利号为 US10388631B1 (3D IC package with RDL interposer and related method)，分别於 2020/08/21和2019/08/20获证，目前本专利在机电技术领域中的专利价值之PR值 (Percentile Rank)为91，也就是说，其专利价值高过91%的机电技术领域。 本专利提到可用在7奈米的产品，但没提到是否能应用在5奈米以下。若真能在7奈米量产 并在产品上顺利运行，其实格罗方德也不算太落後。图1系为格罗方德对於本专利在晶片 垂直堆叠结构的分解图。在垂直方向上，藉由上方的HBM（高频宽记忆体190）的互连元件 (192)，各自对准下方的逻辑晶粒(104)的UBM（凸块下金属184）後，再经由中介层(150) 中的RDL（Redistribution Layer，重布线层152）与以铜材料制成的TSV(131)，可达到 HBM(190)与逻辑晶粒(104)之间的电子讯号传输。最後的完成品的3D IC封装如图2所示， HBM(190)与逻辑晶粒(104)完成垂直方向的堆叠结构後，再电性连结到PCB基板上。 熟悉半导体先进封装技术者看到本专利後，也许会马上联想到台积电的另一个称霸武林的 密技「InFO晶圆级封装」(Integrated Fan-Out Wafer Level Package)，如图3所示，上 方的DRAM可对应本专利的HBM(190)，下方的Logic可对应本专利的逻辑晶粒(104)，而上下 两晶粒都可藉由RDL与通孔(via)来达成传输电子讯号。然而，从本专利请求项的专利保护 范围与其对应的实施方式来看，格罗方德这样的发明概念，是一种「扇入」(fan-in)，与 台积电的「扇出」(fan-out)有所不同。 在积体电路中，所谓的「扇入」是指从多个输入端整合讯号，并将其输出到一输出端，以 供单元件或电路使用，这样的设计通常只能透过RDL向内走线，用於将多个源讯号合并为 单一讯号，以简化电路并节省空间，只适合较简单的应用。而「扇出」则相反，是指从一 输入端将讯号分配给多个输出端，以供多个元件或电路使用，这样的设计可使RDL向内与 向外走线，如此不仅可容纳更多的晶片与降低成本，而且有助於提高系统开发的灵活性。 心得: 格罗方德在AI晶片领域展现决心，虽专利数量稍逊於巨擘，却致力於3D封装技术。虽未如 预期受瞩目，其专利价值与竞争力仍凸显。特别是其3D IC封装专利，展现在晶片堆叠方 面的新思维。虽然与台积电的InFO晶圆级封装有所差异，但其「扇入」概念或将开创新契 机，值得密切关注。 --

※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 203.145.192.245 (台湾) ※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Patent/M.1715049796.A.4FA.html