作者TripleC ()
看板Oversea_Job
标题[北美] ASIC design verification internship
时间Mon Mar 24 11:02:16 2014
最近组里有几个intern的缺给design verification team
表现好的话会有机会转正
(开intern的原因是公司不愿意一开始就开full-time给NCG)
另外公司应该不会愿意让人从海外来应徵 所以在台湾的版友就抱歉了
基本要求
BSEE或是相关学历
需要的相关知识 Verilog, SystemVerilog, C, (UVM), perl/python
有兴趣的版友请站内信
美国design house
谢谢
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 76.102.100.20