面试其实是在去年感恩节前发生,之後都在忙论文和毕业的事情, 所以拖到现在才分享,但我想我应该还保有80%的记忆... 前言: 我常常在这版上浅水吸取众人的经验,今天有这个荣幸可以分享自己面试的经验, 在此谢谢前人宝贵得经验以及建议, 希望今天这一PO可以有助於接下来要找工作的学弟妹 背景: 在某间沙漠大学念ECE Ph.D,领域focus 在 mmWave Passive Circuits, 60 GHz antenna, signal integrity/power integrity 我老板原本是focus在天线微波领域,但近年来跨足SI/PI, 在美国念博班的都知道, PI们要拿钱就是所谓的"尚书大人" 但总和来说,老板的领域都跟电磁学,Electromagnetic Wave有绝对的关系 (此篇focus在被动电路上,若偏向主动电路,请看前几篇我的好友cpt PO的求职经验分享) Internship: 在2010年有去过I社,Hillsboro,做过将近八个月的intern 工作内容是 signal integrity/power integrity analysis in the developed SOC and the associated package and board design 工作八个月後继续回到学校完成学业 求职方法: 我的方法几乎大都是毕业的学长姐帮我投履历, 再加上老板的connection, 以及有时间就自己投一投公司的网站 面试职务: 很幸运的某南加通讯大厂在2012年感恩节前要我去面试两个位置 1. Package Design Engineer 2. Power Integrity Engineer 其中本来只有面试第一个位置, 但在去on-site前一各礼拜, 第二组的manager跟我phone interview,他也马上想排on-site, 所以最後就排成连续两天跟不同组进行interview Phone Interview: 1. Package Design Engineer 电话面试是跟印度女Staff Engineer谈, 她是这个位置的直属上司且这位置 是要跟她一起到某间在矽谷被收购的网通design house上班且支援 基本上她没问甚麽technical question, 就纯粹闲聊且问我的background, 电话结束时马上就排了我去南加on-site的时间 2. Power Integrity Engineer 电话面试是跟Power Integrity领域大头面试 (这大头基本上是有做这领域的人都有看过这位大头写的文章) 面试时我一开始还有点白目的问他是不是那个大头 (总是会怕同名同姓阿 XD), 大头笑了一下说"就是我", 面试问题就technical 取向: a. What is the simultaneous switching noise (SSN)? b. Describe the RLC parallel resonator, what is the resonant frequency? what does impedance profile look like? How about Q value and its impact on power delivery network (PDN) 回答完老实跟他说我下里拜要跟第一组on-site,他也急急忙忙帮我排了on-site时间 On-Site Interview: 1. Package Design Engineer 我在面试前一天就从沙漠飞到南加, 睡了一夜後,隔天一开始就往candidate center报到, 报到完就搭着交通车前往指定地点面试 (1) 一开始面试我的是位director,台湾人, 基本上所问的问题包括我的论文研究方向, 以及问了些一些IC package的方法(wirebond, flip-chip, BGA, C4-bumps, TSV), 另外讲了些这份工作主要内容以及对这份工作的期许 (2) 接下来去见了一位老美director, 一样问了我些论文研究方向以及一些我的design的trade-off (3) 接着来见一位老印director,问了下列问题 1. Why IC-Package Design 2. Print out 了一张HSPICE的netlist,然後要我把电路画出来解释给他听 3. 问了两种不同热传导定律 4. 问我可以抗压吗 (Handle the Pressure) (4) 接下来又去见了一位老中director,问了下列问题 1. 我做过的digital I/O design project with FFE Equalizer,解释一下原理 2. 解释一下我另一各course project - high speed flip-flop or sampler 2. 什麽是Inter-Symbol Interference (ISI)? 什麽是最simple的Equalizer (Ans:画一各C-L High Pass Filter给他) 3. 又问了我的研究方向跟论文 4. 开始闲聊,问我来美国多久了, 有吃过东北菜吗???(他是东北人) (5) 到了午餐时间被一位韩国staff engineer 领走到公司附近泰国餐厅吃饭, 吃饭中纯粹闲聊,聊韩国人在UCSD念Ph.D的趣事以及几位有名大头的有趣事情 回到公司後继续问technical question 1. Impedance Matching, Q Value以及Smith Chart的关系 2. 问了些Smith Chart的观念 3. 写下四个Maxwell's Equations 4. 解释一下时变电场的影响,时变磁场的影响 (6) 後来把我交给另外一各韩国staff engineer,也问了些technical questions 1. What is ISI? What is the meaning of the eye diagram? 2. Explain what is the setup time, the hold time? Point them in the eye diagram 3. 最後问了些Power Integrity的问题 且问了些decoupling capacitor的用途和方法 (7) 最後回到candidate center跟HR闲聊, HR解释了福利,制度,保险等等, 然後HR知道我明天还有一场on-site,就跟我Good Luck然後放我回去了... 最後回到旅馆,然後跟认识的朋友吃晚饭,最後就开回旅馆洗澡睡觉了 ------第一天结束---------- 2. Power Integrity Engineer 一开始还是去candidate center报到,然後搭shuttle展开第二天面试 (1) 一开始是坐车去跟DDR组director谈, 基本上他大部份时间就是跟我聊天, 然後很老实的跟我说, 我的录取与否是取决 接下来的director,principal, staff engineer的决定, 但他还是问了问我一些technical questions, 例如:一各data rate 200 Mbps 的signal 通过ideal transmission line且在RX端没有matched load的情况下,波形会变怎样? (答:信号叠加) (2) 接下来就坐车回到真正要面试的group,一开始就是跟大头面试 大头什technical question都没问, 就先让我讲我PhD dissertation 的topic, 然後他在问一些商业问题以及可行性问题, 最後就大致跟我讲group的概况以及他的期许 (3) 然後接下来被带到某staff engineer的office,这位面试官是老美 一坐下来披头就问我你是蓝蛆还是绿唧(老实说,我有吓到) 原来他太太是台湾人也有跟他说起看PTT的笑话 我花了10分钟左右跟他讲了我的看法, 以这样轻松的方式开场然後就move到 technical questions, a. HFSS的操作以及跟Q3D算法哪里不同 b. PowerSI的操作以及他算出的S参数和Z参数在PDN的意义 c. 问了些S参数Z参数的转换, 以及2-port跟1-port之间的转换, 其实我对2-port,1-port之间的转换有些疑惑, 他还当场拿出白纸推导, 最後把白纸给我要我回去有空再想想, 然後得意得说这个很多念EM的学生都没想到过 (4) 接下来去见另一位staff engineer,这位是俄罗斯人, 但我之前有看过他的paper也知道他在PDN的领域上有很显着的贡献 因为时间逼近中午他一开始就带我去公司附近餐厅用餐 在用餐中没有任何technical question, 但问了我一些台湾政治问题 (奇怪,这两位staff engineers对台湾的政治问题都很有兴趣...XD) 但他在用餐中有讲到他是白俄罗斯人 以及白军被红军史达林屠杀的事情,讲来讲去他还当场掉下眼泪 (老实说我真的傻眼,实在感情非常丰富) 用完餐回到办公室就是一连串technical questions, 他说他看过我的resume知道我的专长但他想问些我不熟习的问题来看看我的反应 a. 如何做low power circuit design ??? 因为我非电路设计的领域,所以一开始不知如何下手, 後来想到有上过的VLSI课就写下这个switching power 公式 P=afCV^2 然後根据这个公式来阐述可能的方法来降低switching power 他看了好想有点满意以微笑表示赞同 b. 在PDN Network中各级decoupling capacitor的反应 以及对impedance profile的影响 c. Parallel RLC Resonator的 impedance profile d. 两个线圈,是拥有相同电流流向的总电感值大 还是拥有相反电流流向的总电感值大? (答: 相同电流, L=L1+L2+L12) 问完这些问题,他似乎对我answers有点满意, 还当场写完评监表,然後说我表现很好 且还送我一本他有关Power Integrity的着作) (5) 完了之後带我去见principal engineer, 也就是phone interview我的manager, 基本上多数乃technical question, 但大致和之前俄罗斯人问的相同 a. 在PDN Network中各级decoupling capacitor的反应以及对impedance profile的影响 b. Parallel RLC Resonator的 impedance profile c. 问了我的research topic以及我在念博班最有趣的事情 d. 最後我问了他PDN对通讯电路以及FPGA以及Server Design中 扮演的角色是否有所不同? 他跟我讲在不同行业中重视的点会不一样, 以及PDN的design strategy会有所不同, 然後举了他在不同公司的经验来验证 (6) 面试完後坐车到另外一各group面试, 这次是由board team的SI Director来interview我, 问题全部都是technical a. What is the transmission line? What is the characteristic impedance? What is the TEM mode? Why we want the TEM mode propagation? b. Ideal TL Line跟RLGC model的关系 c. What is inductive crosstalk? What is capacitive crosstalk? d. Microstrip Line; Strip Line的dispersion 关系 e. What is the reflection? What's the impact on the reflection? What is series and parallel termination? What is the drawback for parallel termination? (Ans: Extra Power Consumption) f. If u have 100 um substrate, What frequency will the first non-ideal TM mode impact the desired TEM mode? (Ans: estimated around 80 GHz to 100 GHz, according to the dielectric constant) g, What is FR4 Board? (Ans: Flame Resistivity Level 4 Board) (7) 坐车回到原来的组,因为我还要见一位staff engineer, all technical question a. How does vector network analyzer measure S parameter? b. Impedance profiles of series and parallel RLC resonators. What is Q value? c. Three possible decoupling capacitors inside SOC? d. Draw the cross-section of CMOS structure e. What is the relation between the gate capacitance and gate voltage? Please draw it f. Draw two inverter with NMOS and PMOS together and describe the mechanism when 0 is switching to 1 and 1 is switching to 0 g. Why you want to get involved in SI/PI area? 最後面试结束去拿车,然後开到机场坐飞机回沙漠结束了这两天on-site的行程 面试结果: 面试後一周,第二组马上通知希望给我 Power integrity engineer offer, 要我提供3各reference 过了感恩节,第一组也通知我拿到package design engineer offer 最後考虑到第二组比较有机会接触到SOC里面的东西 以及PDN design,就accept 了 Power integrity engineer 的offer 感想: 1. 很幸运也有可能是扩大招人的缘故拿到了理想的offer 2. 因为偏被动电路领域, 很多问题都跟物理,元件以及电磁学有很大关系, 建议後来人要常常问自己些fundamental questions (主动电路领域请看cpt文章) 3. 感觉对你会多少software没什兴趣,重视的还是基本功, 但是对一些电磁模拟的概念还是要有些了解,如HFSS 4. 因为SI/PI领域跟VLSI和Digital I/O有正相关, 对於一些full-custom 电路的观念还是要有些了解. (反而ASIC,Architecture就一点问题没有问到) 5. 希望大家都能拿到理想的offer 最後,现在还在沙漠等OPT下来.... --

※ 发信站: 批踢踢实业坊(ptt.cc) ◆ From: 150.135.210.60