※ 引述《Ledinsky (不超一下 哪叫做人生?)》之铭言： : 以现有Intel超频架构里面 : 个人觉得其实最有深入研究空间的是记忆体 : 最近在记忆体调教方面碰到一些瓶颈 : 想找一些关於记忆体参数设置与效能相关 : 比较深入的文章来研读 : 沧者的文章也有大略搜寻过了 : Google也有找过... : 可是还是找不到满意的文章 : 不知道有没有人可以分享 这类相关的文章 : 因为本身不是学电子资讯相关科系 : 所以比较欠缺这方面的资讯 : 还请各位板友不吝分享指教 谢谢^^ 通常基本的是记忆体时脉,CL,RCD,RP,电压几个参数. 这几个关联呢(以下会剪贴部分旧文)?? Page Hit: CL Burst |------|----------| 1 2 3 4 Page Miss: RCD CL Burst |----|------|----------| 1 2 3 4 Bank Conflict: RP RCD CL Burst |------|----|------|----------| 1 2 3 4 不管是PC-100 SDRAM,到DDR2-800,基本上都是: 当记忆体控制器送出要求以後,等待数个cycle的延迟. 就会在接下来的N个cycle收到连续N笔资料. 比如说CL=3,burst length=4. 就是: 1 2 3 4 5 6 X X a b c d 6个cycle收到了四笔资料. 调电压是干嘛的应该不需要解释. 那调整记忆体的时脉以及CL,RCD,RP这三个延迟的值会有甚麽结果? 为了方便说明,假设这边有一条DDR2-800,CL,RCD,RP预设都相同(实际上 没有完全相同的可能性....但是这是为了说明的简化). RP RCD CL Burst |------|----|------|----------| 15ns 15ns 15ns 7.5ns 参数不变都是继承BY SPD的设定,只调整时脉到1200会变成如何? RP RCD CL Burst |------|----|------|----------| 10ns 10ns 10ns 5ns 实际上这条记忆体有这麽勇猛嘛?当然不可能. 所以我们可以手动把RP,RCD,CL都增大1.5倍. (以这个例子是6-->9,当然会发生不是 整数比的状况,只好无条件进位) RP RCD CL Burst |------|----|------|----------| 15ns 15ns 15ns 5ns 如果可以动的话,这就是一条名义上可以超过DDR2-1200, 实际上效能增加不知道有没有10%的记忆体模组. 当然如果时脉能硬超这麽多,则这条记忆体的体质上,RP,RCD,CL 或许还有硬上的空间. 比如说极限可能是: RP RCD CL Burst |------|----|------|----------| 13ns 14ns 12ns 5ns 那记忆体可以从9-9-9-1200MHZ变成 8-9-7-1200MHZ.... 实际上也可能因为参数设定错误,比原来更糟糕. RP RCD CL Burst |------|----|------|----------| 16.6ns 15ns 16.6ns 5ns DDR2-800到DDR2-1200省下的2.5ns先被设定错误的 CL消耗掉2/3,再被一定机率发生的RP吃掉一部分. 效能可能会没有改善. 所以实际设定的方法...先看你想要的时脉是多少, 然後把CL,tRCD,tRP,以及其他的cycle设定**(依照bios愿意开放的程度 而不同...而有些不开放因此硬上会有问题)等比增加. 再来确认高时脉可上之後,依次降低CL,tRCD,tRP等看看是否仍然稳定. **tREF除外,通常不需要动. 其他常见的设定则有: 1T Command: 1T/2T 指的是送active command的时候,1T就是同一个cycle就会动作. 2T则是下一个cycle才启动.会略为影响效能.不过1T能使用的前提 是时脉较低以及系统上使用的DIMM较少.即使用同样的记忆体, 可能插上两条或者是三条的时候就不建议使用. Bank Interleave: Continous/Interleave 这个影响的是资料如何在记忆体内部排列的顺序. 举例而言: Continous: 0,1,2,3 8,9,10,11 Row 4,5,6,7 12,13,14,15 ........... Interleave: 0,1,8,9, 2,3,10,11 ROW 16,17,24,25 18,19,26,27 设定成不同模式,依照程式存取资料的特性会影响 page miss跟bank conflict的机率.进而影响实际效能. 这两个没有绝对的优劣差异.反正配置都弄好了才改这边 测试看看也是可以的. 以上为一般主机板常见可以调整的. 如果是DFI的bios,提供的很多调整都是记忆体实体层的门槛. 比如说DQS Skew Control,是因为DQS的讯号就是控制DDR 的data rate.但是所有clock rate传递的时候都会在线路上 有clock skew问题.如果特地修改这个门槛,可以降低高时脉 无法判别的问题....但是改到这部分已经不知道怎麽说呢... 不过从以上说明可知,其实超频SDRAM对效能影响的程度比能 想像的低很多.. 绝大多数有意义的理由都是为了跟上超频後的外频或者是 让记忆体控制器对记忆体/CPU的除频比例简单化. 这两点比起记忆体能超多少才是最重要的. --

※ 发信站: 批踢踢实业坊(ptt.cc) ◆ From: 220.132.36.159 ※ 编辑: jk21234 来自: 220.132.36.159 (09/18 13:48)