※ 引述《levine21 (音响系统真的是坑)》之铭言： : 前些时候在电虾有看到关於CL值的讨论 就去辜狗一下 结果找到这篇文章 : http://www.coolaler.com/content/node/1005?page=0%2C2 [by 狂少] : 看几次之後有了以下的疑问 如果有笨到的话请别见怪 ~"~ : 首先 打开CPU-Z 看SPD那栏 显示如下 : Frequency 200MHz 266MHz 400MHz : CL 3 4 5 : tRCD 3 4 5 : tRP 3 4 5 : tRAS 9 12 18 : tRC 12 16 23 : 然後文章中提到 : 总延迟时间= CL delay time (Value) x period of each clock cycle : 假设是DDR2 800 IC速度=2.5ns : 那 CL=3 --->3*2.5 = 7.5ns : CL=4 --->4*2.5 = 10.0ns : CL=5 --->5*2.5 = 12.5ns : 如果改成看DDR2 533 IC速度=3.76ns : 那 CL=3 --->3*3.76 = 11.28ns : CL=4 --->4*3.76 = 15.04ns : CL=5 --->5*3.76 = 18.80ns 观念已经算接近正确了. 不过,这个"CL的实际时间"一般称为SDRAM的"TRUE LATENCY",是一个重要指标. 但是并不是直接反映到效能. 因为SDRAM家族的传输大致上长的这样. Page Hit: CL Burst |------|----------| 1 2 3 4 Page Miss: RCD CL Burst |----|------|----------| 1 2 3 4 Bank Conflict: RP RCD CL Burst |------|----|------|----------| 1 2 3 4 依照上次存取位置与现在存取的位置的关联性, 有不同长度的Latency,而Latency之後是Burst传输. 每一个cycle都可以传一笔资料,持续N次...(N是多少就是规格了, SDR,DDR可能是4,8,桌上型DDR2只支援4,而显示卡用的记忆体 可以支援特别长的连续资料传输). 以你的例子来说(只算Page Hit): : 然後看CPU-Z的表 跑DDR2 533的时候 CL为4 所以总延迟时间=15.04ns : 最後看DDR2 400 IC速度=5ns : 那 CL=3 --->3*5 = 15ns : CL=4 --->4*5 = 20ns : CL=5 --->5*5 = 25ns : 看CPU-Z的表 DDR2 400的时候 CL为3 总延迟时间=15ns : 这样来看的话当记忆体跑DDR2 400的时候延迟时间比DDR2 533来的短(虽然只有0.04ns) : 是代表效能比较高吗? 可是总觉得这样想怪怪的 是哪里出了问题呢? : 感觉好像要把除频表纳入考虑 可是我怎麽也连不起来 囧 : 感谢解答 DDR2-533 CL=15ns Burst=3.75x(4-1)=11.25ns |---------|--------| 因此在26.25ns的时间内,取得了4x64bit大小的资料. DDR2-400 CL=15ns Burst=5x(4-1)=15ns |---------|-----------| 在30ns的时间内取得了256bit大小的资料. 前者还是比较快,但是比例不如400:533帐面上的33%. 只快了约15%的时间. 不过要是再考虑...以上是只计算Page Hit, 还是要考虑到:CPU存取记忆体的应用方式不太可能让Page Hit 的比例很高,而不是page hit的时候,提升比例会低很多,加上 cpu上还含有cache....因此低规格的DDR2和高规格的DDR2记忆体 的实际效能差距就会更少.像上面那个例子,要是拿Sissoft Sandra这种 synthesis benchmark测就会将近提升15%,不过换成实际的应用 程式就不知道有没有1.5%了. 但是这个"TRUE LATENCY"还是可以当一个重要的指标. 因为对DRAM而言,true latency的改进是很缓慢的. 据统计约为7% per year.也就是说今年造出来的是 15ns的话,明年大概可以做到14ns.而RP跟RCD可以做到的值 也和这个有正相关,不会出现太极端的偏差. 相比容量的进步之下这个东西的进步速率可以说是牛步. 另外同一串回文有认为两条记忆体可以直接以 true latency的时间比较的....应该说. true latency低比记忆体能跑更高的burst时脉影响更大. 如果true latency相同,burst时脉较高当然也比较好. 因为在设定的时候只能看到Cycle值.所以需要自己换算 这个true latency的实际时间....以避免提高记忆体频率 的同时错误的设定让true latency变长了. 沿用这个例子作说明,DDR2-533 CL4比DDR2-400 CL3好, 但是如果是DDR2-533 CL5就可能比DDR2-400 CL3差. --

※ 发信站: 批踢踢实业坊(ptt.cc) ◆ From: 220.132.36.159