系 所：电子工程系 教 师：黄东芳 必 选 修：选修 学 分：1学分3学时 心 得： 1.为数位系统设计的实习课程,但需将实体电路(实习板接线)完成,方才计分 2.教授verilog语法完成数位电路设计,两人为一组 3.分数是以实做+实做报告来计分 实做配分: 基本组合逻辑题目选出1题10% 进阶组合逻辑题目选出1题10% 应用组合逻辑题目选出1题10% 基本循序逻藉题目选出1题10% 进阶循序逻辑题目选出1题10% 基本应用题题目选出2题30% 完整应用题题目选出1题20% 每题需完成的工作 (1).电路规划及设计线路图 (2).完整模拟结果 (3).硬体实做 (4).报告需包含如下内容 a.题目规格,组别,学号及姓名 b.电路规划与设计线路图 c.HDL程式设计 d.线路功能的验证 e.连线设定 4.原则上不要太混,几乎不会被当 5.报告若不做,分数可能会较少 6.据闻老师在业界很有名,大家如果对数位ic设计很有兴趣的,欢迎大家去挖宝 推 荐 度：★★★★★★ --

※ 发信站: 批踢踢实业坊(ptt.cc) ◆ From: 61.31.133.238