台积电45奈米即将投产　持续推动每两年一世代进展 2007年10月24日 台积电(TSMC)研发平台二处资深处长米玉杰博士日前表示，台积电预计今年底就将开始投 产45nm低功耗制程，而32nm的投产时程则订在2009年底。他指出，“即使进入45nm世代， 我们还是会维持两年一个世代的技术开发，希望能在2011年底投入22nm制程生产。” 针对台积电对45nm逻辑制程技术的蓝图规划，米玉杰表示，除预计今年底投产45nm低功耗 制程外，接下来，预计明年第二季会推出半世代的40nm低功耗制程，以及45nm通用制程。 至於混合讯号/RF制程，以及eDRAM制程的研发时程，其45nm低功耗制程也都将於明年第二 季就绪。这与过去台积电在90nm世代时，混合讯号/RF以及eDRAM制程的研发都较逻辑制程 落後将近两年，而在65nm世代落後将近一年的做法有很大差别。 米玉杰指出，“在SoC的发展趋势下，越来越多的设计会将混合讯号/RF电路整合至单一晶 片中，为因应客户对於先进制程的需求，跨入45nm世代，我们将会缩短其间隔至只差1~2 季，而到32nm世代，更将全力加速其研发速度，希望各种制程都能够同时就绪。” 而32nm的投产时程则订在2009年底，也是先推出低功耗制程。米玉杰解释说，台积电的研 发平台共有两个团队，轮流进行制程研发的任务。“因为一个世代大概需要花四年的开发 时间。所以，等我们明年全部完成45nm的研发工作後，这个团队就会开始进行22nm的研发 。而於此同时，另一个团队则是在完成65nm的研发後，就已开始进行32nm的研发。这样的 安排可以发挥最大的资源效益，以使台积电能够持续每两年完成一的世代的技术进展。” 针对45nm的技术细节，米玉杰表示，台积电45nm制程的主要技术重点为：10层金属层、采 用应变矽晶(strained silison)、Cu/ELK(Extremely Low-k)超低介电常数2.5，以及金属 闸设计。 他解释说，“为了提升电子迁移率以及效能，我们从65nm世代已部分采用应变矽晶技术， 而从45nm开始，未来每一世代都将采用此一技术。” 从实际的效能提升效果来看，米玉杰表示，对高速制程来说，45nm可较前一世代提升40% 的效能，同时功耗可降低10~20%。而针对低功耗制程，45nm的静态(static)功耗可降低高 达五成。 而对於是否采用绝缘层上覆矽(SOI)技术，米玉杰表示，“我们针对漏电流问题的研究结 果显示，SOI的效益并不明显。因此，未来并不会采用此一技术。” 此外，对台积电来说，45nm制程最重要的技术突破之一就是浸润式微影技术(immersion lithography)的开发成功。 米玉杰指出，台积电最早於2002年初就领先其他厂商，率先提出此一技术方案，透过将透 镜浸润在水中，可以改变光线的折射率，进而使193nm波长的微影设备能够继续用来产生 尺寸更小的电路蚀刻。 他说，“经过多年的研发，台积电已拥有超过25项的浸润式微影专利。采用此技术在实际 生产阶段的主要困难在於如何控制缺陷(defect)。我们於2006年初首次达到个位数缺陷的 进展。而经由持续的改善，在去年中65nm的试产中，已经可以得到令人满意的良率。” “台积电预计将从45nm开始全面采用浸润式微影技术，更重要的是，此一技术将可延续到 32nm、22nm都可使用，这对於我们持续推进制程技术两年一个世代的进展，是非常重要的 关键因素。” 虽然台积电对於22nm节点技术的研发似乎已经胸有成竹，但对於22nm世代以下的技术，米 玉杰表示，这将需要更多破坏式创新技术的研发与投入，包括，FinFET、III-V族材料、 GeFET，以及更先进的设备工具等。 也因此，他也再次重申合作关系对於推动技术进展的重要性。“过去代工业者与IC业者间 的关系是各自分离的。代工业者开发完制程技术後，将相关的设计规则交由IC业者进行设 计，之後IC业者再将其设计电路交给代工厂商进行制造。但进入深次微米世代後，由於设 计与制造息息相关，代工厂商必须在制程开发阶段就展开与IC业者的合作，了解他们对电 路设计的需求，才能共同开发出更完备的制程技术。”他表示，透过这种‘新的整合合作 模式’，才能够加速先进制程的部署与移植。 作者：勾淑婉 / 电子工程专辑 -- ◣ ◢ .. ◥S --

※ 发信站: 批踢踢实业坊(ptt.cc) ◆ From: 140.112.5.65