我有个大问题, 其实呢, 我有这个疑问已经很久了, 就是如果准确的去估算delay model. 其实这是我硕论的一部份, 但是我无法把它model成公式, 所以我就用lookup table的方法, 现在我下一届的学弟妹也遇到相同的问题, ----------问题的定义-------------- 前言: 因为我是做hard ip generator, 所以必须提供timing的information, 1.我有一个cell长相如下: http://eda.ee.ntu.edu.tw/~planet/i1.jpg 2.再来我将这一个cell又包装成另一个cell2, 用wire将这很多cell2连在一起 http://eda.ee.ntu.edu.tw/~planet/i2.jpg 3.算出每个cell2里面的nmos的gate cap Cg = Area x Cox , Cox = Eox / Tox , P.S. Eox: 二氧化矽的介电常数, Tox:oxide 的厚度 4.假设这条wire前面接了一个inverter http://eda.ee.ntu.edu.tw/~planet/i3.jpg 5.算出inverter的电阻 公式如图:http://eda.ee.ntu.edu.tw/~planet/i4.jpg 6.利用Elmore formula算出delay 7.结果与hspice算出来的差了十万八千里 这只是一个小小的model, 都算不出来了, 更别说其他的. 我想请问一下, 我到底是哪里的假设出了问题, 我当时有问过TSMC制程的人, 他是跟我说, 我们手算的会跟hspice差很多, 不过真的差太多了. 谢谢大家看完这冗长的文章 :P 有没有人知道, 我到底哪里需要修正的呀!!! --

※ 发信站: 批踢踢实业坊(ptt.cc) ◆ From: 61.218.4.62