作者gwliao (gwliao)
看板NTUGIEE_EDA
标题Re: 关於 Sun 的 make
时间Sat Mar 26 00:42:35 2005
※ 引述《nextme (^^ 嘿嘿嘿)》之铭言：
: n_Lint是一套检查verilog coding style的软体,
: IC contest的cell-based design那一组的code,
: 都必须通过CIC所制定的这40条rule
: (事实上, tool本身所能检查的rule远超过这40条),
CIC还会制定rule? 他们还真勤劳!
我ㄧ直以为只检查RMM和他们公司的rule!
原来还可以自己加入新的rule :O
: 在做logic synthesis会比较能预期,
: 如此一来, 就没有办法"怪"design 被synthesize坏了
这个凸显了......synthesizer的笨 XD
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 140.112.230.224
※ 编辑: gwliao 来自: 140.112.230.224 (03/26 00:44)