作者TommyKSHS (汤米)
看板NTUEE113HW
标题Re: [助教] 大二交电Verilog延期 ＆ 加开ＴＡ时段
时间Sun Dec 12 17:35:24 2010
※ 引述《a77d4e06 (喵~>"<||)》之铭言：
: 各位同学大家好，我是这次负责Ｖerilog的助教李嘉祥，
: 由於许多同学来信，希望能够延期＆加开ＴＡ时段，
: 经过与教授讨论後决定延期一个礼拜，
: 所以Deadline改为 12/16 礼拜四 23:59，
: 另外也加开TA时段，时段为(12/14)礼拜二，晚上5:00~10:00，
: 地点为电二 130 电脑教室，由我负责值班，
: 如果对本次作业有困难的同学，请利用这个时段来询问。
: 以上
能否请助教提供一个稳定的环境让我们能写 verilog 呢？
工作站的空间一直被莫名奇妙的占掉 100%
我们根本没办法存档或是 compile 之类的
这样再延几个礼拜或是加开几个 TA 时段都不是办法吧…
--
╭═══╤═══╮ ╰═╮ ╭═╯
│ │ │╭═和平，土地，面包═╮ │ │
│ ╭═╧╧╮╤═╤═╮═╤═╤╧╮ │ │
│ │ ││ │ │ │ │ │ ╰═╤═╯
│ │ ││ │ │ │ │ │ │
╰╧╯╰═══╯╰ ╰ ╰ ╰ ╰ ╰ ─╯
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 140.112.244.6
1F：推 concise :目前无法 dump FSDB file (for Debussy) 12/12 18:36
2F：推 victoret :不...不只 12/12 18:37
3F：→ victoret :连开 gedit 都有问题。 12/12 18:37
4F：推 Astone :很想发火 真的很烦 12/12 19:36
5F：推 victoret :据说星期五晚上九点半过後就挂了 12/12 19:39
6F：→ peter50216 :如果没办法dump fsdb的话 12/12 19:55
7F：→ peter50216 :试试看: set LD_LIBRARY_PATH=/usr/spring_soft/ 12/12 19:56
8F：→ peter50216 :verdi/cur/share/PLI/nc_xl/LINUX/xl_shared:/usr/ 12/12 19:56
9F：→ peter50216 :spring_soft/verdi/cur/share/PLI/nc_xl/LINUX/ 12/12 19:56
10F：→ peter50216 :nc_shared:$LD_LIBRARY_PATH 12/12 19:56
11F：→ peter50216 :还有: set SHLIB_PATH=/usr/spring_soft/ 12/12 19:59
12F：→ peter50216 :verdi/cur/share/PLI/nc_xl/LINUX/xl_shared:/usr/ 12/12 19:59
13F：→ peter50216 :spring_soft/verdi/cur/share/PLI/nc_xl/LINUX/ 12/12 19:59
14F：→ peter50216 :nc_shared:$SHLIB_PATH 12/12 19:59
16F：推 peter50216 :. 12/12 20:20
17F：推 b98901056 :无法dumpfile的问题之前我也问过助教XD 12/13 00:42
18F：→ b98901056 :试过可行是使用solaris为系统的cad 12/13 00:42
19F：推 a77d4e06 :很抱歉这部分我们无能为力，因为工作站是我们去借来 12/13 10:58
20F：→ a77d4e06 :并不是专为交换电路逻辑所架设的，很多课程也会一起 12/13 10:59
21F：→ a77d4e06 :使用这几个工作站，历年来都是这个模式，因为架设工 12/13 11:00
22F：→ a77d4e06 :作站与维护需要庞大的精力，这部分真的很抱歉，请大 12/13 11:00
23F：→ a77d4e06 :家多换几台试试看。 12/13 11:02
24F：推 a77d4e06 :如果是dump FSDB有问题，请换到solaris系统，如cad32 12/13 11:06