本心得文的原作者为Kerusunox，感谢！ 课名：逻辑设计 Logic Design 科号：11020 EECS101002 老师：麦伟基 课本： Digital Design (6th edition), by M.M. Mano and M.D. Ciletti, Pearson International Edition. + 老师自制PPT讲义（上课是用PPT，课本用来对照或有兴趣自 读，网路上有5th） 课别：电资院，电资二专必修 学分：3 凉度：★★★☆（见补充） 甜度：★★★★ 建议先修课程： 有时间建议先自学基础Verilog语法 课程内容\简介： 　　一开始会先介绍Boolean algebra及运算规则。之後学期前半介绍combinational logic，也就是各个logic gate再到及其应用。後半介绍sequential logic，也就是各个 latches, flip-flops等，之後一样是讲解其应用（counters, register…），在这里会 稍稍介绍一下记忆体（RAM，ROM等等）。 上课方式： 　　英文授课，老师使用自编的PPT上课，语速适中，也不会有过重的口音，基本上都能 听得懂他在说什麽。上课前都会把电子档放在eeclass，助教也会在课堂上发纸本的，我 觉得整理得不错（在有上课的前提下，因为讲义满精简的）。 　　一周4堂课，其中一堂会是TA time，主要是讲解前几天公布的习题（自行练习不算分 ），有时要做lab会在这个时间简单介绍这个lab在干嘛。 考试作业型态： 　　三次考试 74%（前两高的各占27%，最低的占20%）：混和题型，是非、计算、画图、 笔述……家传应该会有一些历届考题，很值得看看，会出现类似的题型（偶而是非题会有 相同的题目） 　　作业 26%（三次lab取平均） 给分： 　　中规中矩，不会乱加扣分，段考分数有疑问都可以跟助教讨论，说明有理的话助教不 会吝於给你分数。TA time上台回答会加分。 老师的喜好、个性： 　　老师上课喜欢问同学问题，不管对错老师都很鼓励发言，通常也都会有同学回答。如 果听不懂可以随时问老师，老师很愿意为学生解答也回答得很用心。 给加签吗？ 　　我记得给，但是有人数跟教室大小限制不会全签。 补充： 　　如果很不想写Verilog或者觉得自己以後真的不会用到的，可以选择上学期或者其他 老师的逻设。3.5星的原因我认为真的是作业。 　　如果是初学者，每个单元中的几个Verilog example一定要认真听！！那个是唯一能 学到Verilog要怎麽学的时间，老师不会特地空一个时间教大家怎麽写Verilog，但是作业 都要写Verilog而且不简单，考试有时也会考Verilog手写Code或者给你一段code问你他在 做什麽。我是上这堂课才碰过Verilog，一开始花了很多时间习惯CAD要怎麽用。如果身边 有已经在修逻设实验的朋友可以多多问他们问题，会省下很多撞墙期。 总成绩/班上排名：A+ 1/96 成绩分布： 　　 未公开。 https://i.imgur.com/ziv2xtu.png 平均/标准差：2.9/1.34 --

※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 140.114.252.209 (台湾) ※ 文章网址: https://webptt.com/cn.aspx?n=bbs/NTHU_Course/M.1656780603.A.FEC.html