作者SkyLark2001 ( )
看板NEMS
标题Re: [问题]RIE SiO2 蚀刻问题
时间Thu Jan 1 10:01:10 2015
※ 引述《ronny61307 (小隆)》之铭言：
: 小弟鲁蛇，制程实验一直撞墙
: 想请教各位大大可否帮我看看制程实验中间有没有出现甚麽问题
: 我们是想要做出SiO2微结构在矽晶圆上
: 我们已有3um的SiO2氧化层在矽晶圆上
: 光阻为S1813 涂布完厚度约2um
: 显影完後有清楚的看到我们需要的图案
: 但最後在打RIE时
: 机台设定:功率:100W CF4:60sccm 时间:40mins 结果:约0.2um高
: 光罩图案最小为2um 间距最小8um
: 希望能够用RIE吃到2um的高度，不知可不可行?
: 或是有甚麽改善的方法
: 拜托各位高手了，感激不尽!!!!!!!!!
有一种东西叫做selectivity。在一般RIE的参数中光阻跟silicon (oxide/nitride)
的选择比不高，四十分钟的RIE，依照你的power以及sccm,我觉得你的光阻早就都被
吃光了。
若是你的光阻无法承受40分钟的RIE，那可行方式有两种，
一种改用厚光阻，增加厚度到6-10um以上。另一种方式改用wet etching,
用现在的黄光，把wafer放进BOE里面，小心控制时间，仔细推算蚀刻速率，找出最接近
2um的时间
我会先采用wet etching的方式。省钱又速度超快。只不过etch rate很难控制
以及undercut 看你能不能接受这样
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 205.175.118.15
※ 文章网址: http://webptt.com/cn.aspx?n=bbs/NEMS/M.1420077673.A.CB8.html
※ 编辑: SkyLark2001 (50.159.95.220), 01/02/2015 04:42:42
1F：推 ronny61307: 有使用过湿蚀刻，但因最小的图案只有1um所以很容易发 01/05 19:53
2F：→ ronny61307: 生底切，只有较大的图有做出来（10um以上）。下次加厚 01/05 19:53
3F：→ ronny61307: 光阻再试试！ 01/05 19:54
4F：→ CJChang: 建议可以试着找寻AOE(anisotropic oxide etching)-RIE 02/06 15:51
5F：→ CJChang: AOE形式的RIE造成的底切很小 不会造成尺寸差异过大现象 02/06 15:53