今天很碰巧读到一些与BOE wet etchingSiO2相关的资讯，与本文相关，在这边与大家分享 1. BOE指的只有 HF: NH4H，有其他成分的话比方说diluted HF那些是误用 2. 市受(商业化)的BOE中 HF与NH4H之比有5:1, 6:1, 7:1, 10:1, 20:1, 30:1, 50:1 以及100:1， 但最普遍的是10:1 3. BOE对SiO2 的蚀刻速率与SiO2 的制成方式"高度相关"。SiO2膜品质(品质最致密与 电子缺陷最少)由高而低分别是Thermal>LPCVD>sputter，所以蚀刻速率是反过来， thermal最慢 4. 由於品质因素半导体业都是使用thermal长氧化层。PECVD镀出来SiO2是品质最差的 一种，几乎无工业价值，学术界的paper也很少讨论PECVD的SiO2的特性(蚀刻速率等) 接下来是重点 5. BOE对 SiO2确实会严重蚀刻光阻与SiO2介面的倾向，如下图。 http://ppt.cc/S2vK 稍微改善的方法是 1. 加强硬烤 2. 加强光阻与SiO2之间的附着力，比方说使用HMDS 3. 在SiO2转光阻前先镀上一层金属如Cr. 之後旋图定义光阻之後，先用Cr etchant 定义图形。如此一来就有Cr(硬mask)+光阻(软mask)的双层保护，Cr介面也会抑止BOE 对那一层介面的渗入蚀刻。最後再把不要的Cr整层用etchant蚀刻掉即可 ※ 引述《SkyLark2001 ( )》之铭言： : 你叙述我比较看不明白所以现在大概就是猜测 : 你用BOE 蚀刻SiO2 三分钟後深度是0.3 microns但却有近10 microns的侧向蚀刻 : 原本认为是蚀刻时间太久，但现在经过实验验证3 min开始才确定可以蚀刻出 0.3microns : 的深度，所以基本上不是因为湿蚀刻时间过久。 : 以让若我解读正确，那接下来是做功课时间 : 第一就是BOE是 buffered oxide etch的缩写，换句话说不同厂商的BOE，成分是不同的。 : 市面上常常误用造成混淆，所以boe有可能是指 diluted HF (HF跟water) : 也有可能是Buffered HF (HF 跟 NH4F)，也有可能是三者都有 (HF, H2O, NH4F) : 比例更是琳琅满目，导致蚀刻速率皆不相同。最简单的办法是看你用的BOE瓶子上 : 的蚀刻速率的标示。通常会给你一个值做参考。 : 第二就是前面版友推文所说，同样是SiO2, 长成方式不同(比方说比较常见的dry/wet : thermal以及PECVD)，被蚀刻速率也不同。 : 接下来就是开始google一些关键字，比方说PECVD silicon dioxdie boe etch rate : 会找到一些不同数字，接下来拿这些数字来验证你的厚度跟时间 : 我发觉0.3 microns的厚度用BOE蚀刻三分钟算是合理数字。 : 所以接下来要开始思考为什麽会造成10 microns的over etch : 功课就做到这边了，我因为这辈子没做过SiO2的湿蚀刻，所以不知道侧向蚀刻如此 : 是否合理，所以就不再献丑了 : 我只能提供我的意见，看您的叙述，是在做电子元件。 : 半导体厂根据湿蚀刻跟乾蚀刻特性的不同，比较优劣之後一直是在使用乾蚀刻的方式 : 来做此一步骤(蚀刻oxide间的金属导线)的。若贵单位或贵校的RIE坏了，其实台湾学界的 : RIE 还算普遍。 : 给您参考一下 : ※ 引述《andylove0612 (汉仔)》之铭言： : : 大家好 SIO2在Pt之上，SiO2是以PECVD成长300nm，蚀刻时间太短无法蚀刻到Pt层，乾蚀刻机台有问题，所以改用湿蚀刻，谢谢各位回答@@，真想不出是什麽原因~~ -- 本球队一切依法行政，谢谢指教。 --

※ 发信站: 批踢踢实业坊(ptt.cc) ◆ From: 76.22.72.248