作者Ice98 (又寂寞又美好)
看板NEMS
标题[问题] 绝缘材料镀膜
时间Thu Mar 5 01:19:38 2009
各位板友们好,
在此想向各位请教,
是否有什麽方法, 可以在Cr/Au导线上镀一层绝缘层,
以防止静电致动器pull-in後产生短路,
目前想到的是parylene coating,
但不知是否能将厚度控制在100nm以下?
还有, 镀完Cr/Au的东西,
送进PECVD里沉积oxide/nitride是否会出问题?
因为有听学弟说过金属送进去会不见 @.@
另外, 之前有听说有人用e-beam蒸镀SiO2,
不知是否有人做过这种制程?
谢谢!~
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 123.204.120.163
※ 编辑: Ice98 来自: 123.204.120.163 (03/05 01:21)
1F：推 Jinuse:一般parylene的厚度好像是用量来决定的 应该有机会很薄唷 03/05 17:33
2F：推 Keelungman:我做过 10nm 以下 就蒸镀铝上去 用氧气电浆氧化 03/05 17:34
3F：→ Jinuse:只是很难量吧 这种有弹性的薄膜对探针式的量测比较危险 03/05 17:34
4F：→ Jinuse:上次差点卡住针 03/05 17:35
5F：→ Jinuse:二楼的氧化铝感觉很不错的样子 会有扩散的问题吗? 03/05 17:35
6F：→ Ice98:二楼的方法听起来可行性颇高呦!~ 03/05 19:55
7F：→ ctsimon:是可以用e-beam镀sio2!如果没有後续蚀刻制程的话!可以用! 03/05 21:54
8F：推 oactioner:请问e-beam镀sio2 的靶材是什麽? 03/05 22:13
9F：推 namicha:我记得之前实验室就是用PECVD镀绝缘层 03/05 23:33
10F：推 tjime831:有可能不见,我有遇过类似情况..但把cr 镀厚一点似乎就OK 03/06 09:46
11F：→ tjime831:至於氧化铝会不会因为在release时,被SF6 orB.O.E给吃掉 ? 03/06 09:48
12F：推 hungin:倒不如在结构设计时先设计stoper防止pull-in的现象发生 03/09 19:08