作者eass (风信子 )
看板ICDESIGN
标题不知道如何修改的error
时间Wed Dec 28 12:57:13 2005
跑mac7x7时出现的error
Error! Module (test) has a `timescale directive but
previous modules do not [Verilog-MODTDN]
"testbench.v", 9: module test;
1 error
这是跑mac7x7_ppl时出现的error
Error! Module or primitive (MAC7X7_PPL) not defined [Verilog-MOPND]
"testbench_ppl.v", 119: MAC7X7_PPL u_mac7x7_ppl(.
clk(clk), .rst(rst), .A(A), .B(B), .C(C));
1 error
好像都要改testbench的样子
请问助教要如何修改?
--
感恩感恩
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 140.112.20.63
1F：推 phylin:lib.v 第一行 // 去掉 12/28 13:06
2F：推 eass:结果还一样... 12/28 13:36
3F：推 schlieffen:我也是同样的问题 12/28 21:56
4F：推 schlieffen:一楼的方法有效 12/28 22:05
5F：推 eass:真的吗？ 12/28 22:17
6F：推 shoau:第二个 把mac7x7_ppl.v第一行加个_PPL就可以了 01/02 22:00
7F：推 GOGman:我也遇到这个问题,改了没用怎麽办 01/03 02:30