作者WiseWang (钝石成器)
看板ICDESIGN
标题[公告] 作业三评分标准
时间Tue Dec 27 21:25:42 2005
看了大家的作业,订出作业三的评分标准,
design flow不完整 -2
缺乏真值表,boolean expression or适当的说明就直接冒出电路.
simulation不完整 -2~-5
有人的输入只给固定的信号.
应该要像作业一一样,验证各种不同输入时的输出才算完整.
Layout未完成 -10
Layout面积太大 -1~-5
DRC有多的错 -5~-15
LVS有错 -5~-15
坦白从宽,老实列出错误只会扣5分.
若是layout图和report不一致,会扣比较多分.
串联3cells的版本没接好 -3~-15
有人的VDD GND没接在一起.
无Layout -80
手起 刀落 o...rz
没交作业的同学当然是 手起 刀落 0......rz
扣的分数也许会再调整:)
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 140.112.17.100
1F：推 OLLEJ:第一项是什麽意思?看不懂 12/27 21:30
2F：推 WiseWang:就是没说明如何设计电路的,就把电路画出来了^^" 12/27 21:35
3F：推 WiseWang:只看题目描述,不用推导,直接生出18颗MOS版本的人请举手XD 12/27 21:38
※ 编辑: WiseWang 来自: 140.112.17.100 (12/27 22:01)
4F：推 dehyuga:那我只是印错了lvs还要被扣分吗？ 12/27 22:01
5F：推 phylin:我只写Boolean expression,没把K-map画上去 这样可以吗?@@ 12/27 22:07
6F：推 WiseWang:有适当的说明就没问题:) 12/27 22:15