作者qazwsxedc597 (Deus)
看板Grad-ProbAsk
标题[理工] 计组 TLB跟page table观念
时间Sat Nov 28 07:36:57 2020
我的理解是当一个cpu要data的时候,他会输出一个虚拟位址
然後会看TLB有没有hit,有hit就直接得到实体位址去cache检查
我想问的是如果TLB miss,接下来cpu要去看cache有没有hit是要通过page table得到实体位
址再去cache检查吗
这样是会卡到一次的记忆体存取的时间？
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 1.175.110.4 (台湾)
※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Grad-ProbAsk/M.1606520219.A.C8C.html
※ 编辑: qazwsxedc597 (1.175.110.4 台湾), 11/28/2020 07:39:09
1F：推 yushes920179: 对 11/28 07:48