作者swAgooooo (奶绿我可以)
看板Grad-ProbAsk
标题[理工] 计组下p52 multilevel cache
时间Tue Nov 17 22:10:47 2020
请问大大
这里说add third-level cache 的缺点是会增加cycle time是为什麽？
我记得Cycle time 是依据L1的存取时间来看
https://i.imgur.com/OIaptwK.jpg
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 223.138.13.30 (台湾)
※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Grad-ProbAsk/M.1605622250.A.D42.html
1F：→ kyuudonut: Coherency 会拉长 L1 access time 11/23 20:48
2F：→ swAgooooo: 喔喔感谢 没想到是coherence造成的 11/24 21:26