作者yushes920179 (乐冰)
看板Grad-ProbAsk
标题[理工] 计组 datapath delay
时间Tue Sep 22 16:29:11 2020
各位好
https://i.imgur.com/oEIfOHJ.jpg
https://i.imgur.com/Z9wWSQh.jpg
图1是题目，图2是答案，求四种instruction的delay, 想请教两个问题。
1. 每行第一个MUX应该指的是ALU src, 为什麽lw sw不需要算这个mux的delay呢？应该都有通过这个Mux
2. 为什麽RegDst被跳过，sign extended和shift left也都有给，但也是被跳过？（没加进去的意思）
请各位大大指点
-----
Sent from JPTT on my iPhone
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 49.216.33.97 (台湾)
※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Grad-ProbAsk/M.1600763353.A.0F7.html
1F：→ CSGD: lw和sw，ALU input1走MEM->Reg->ALU，input2走MEM->sign ext 09/22 17:20
2F：→ CSGD: ->mux->ALU，因为input1那一条需要的时间比较长，所以取那一 09/22 17:20
3F：→ CSGD: 条算delay，input2一定也做得完 09/22 17:20
4F：→ yushes920179: 了解了 谢谢！ 09/23 10:49