作者dsa66253 (Kobe Mary)
看板Grad-ProbAsk
标题[理工] 106台大电机计组 memory bandwidth
时间Thu Dec 19 21:52:19 2019
不好意思 请问一下这题的机制是什麽？看起来有点简单，但就是想不到他们之间的关系
https://i.imgur.com/dNeV17e.jpg
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 150.117.242.146 (台湾)
※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Grad-ProbAsk/M.1576763541.A.7D3.html
1F：推 mistel: 我自己是想成一个处理器可以在一个clock cycle内产生3个m 12/19 22:15
2F：→ mistel: emory access指令，又cache跟处理器的cycle差2倍，所以这 12/19 22:15
3F：→ mistel: 时cache要增加2倍频宽才能在一个cache clock内接受cpu的3 12/19 22:15
4F：→ mistel: 次存取要求，所以3*2=6 12/19 22:15
5F：→ dsa66253: 我了解了 谢谢m大 12/19 23:07