作者AdonisLam (Adonis)
看板Grad-ProbAsk
标题[理工] 计组 pipeline
时间Fri Nov 29 16:49:33 2019
如附图
第一题的cycle time是那些元件的时间
http://i.imgur.com/6U51xzF.jpg
http://i.imgur.com/707p05A.jpg
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 220.135.109.16 (台湾)
※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Grad-ProbAsk/M.1575017375.A.4C3.html
1F：推 zuchang: 所以你的问题是什麽 = = 11/29 17:02
2F：→ AdonisLam: 我是问他写的时间是哪些元件的延迟时间 11/29 23:46
3F：→ AdonisLam: 因为他只有写数字 11/29 23:46
4F：推 zuchang: IF:15+50(pc+mem 11/30 13:04
5F：→ zuchang: ID:15+20+10(control+mux 11/30 13:04
6F：→ zuchang: EXE:15+20+10+30(mux+alu+forwarding 11/30 13:04
7F：→ zuchang: MEM:15+50 11/30 13:04
8F：→ zuchang: WB:15+10+20 除了IF之外都要加上pipeline register 11/30 13:04