作者fmtshk (fmtshk)
看板Grad-ProbAsk
标题[理工] 计组(下)_P.106_14题
时间Mon Oct 21 10:40:17 2019
https://i.imgur.com/DGaveJn.jpg
https://i.imgur.com/aQbLybn.jpg
https://i.imgur.com/hcBahPc.jpg
请问第14题的(4)小题
DTLB有32entries(DTLB有32行对吧？),
然後是driect-mapped
Data Cache是physically addressed , cache size 32KB, line size 64 byte,
也是driect-mapped
但还是不太清楚解答里圈起来那几个数字怎麽计算？
还有physically address比V.A多出2bits是因为多了dirty bit和use bit的关系吗？
求大神教一下
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 39.12.193.127 (台湾)
※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Grad-ProbAsk/M.1571625619.A.C57.html
1F：→ DLHZ: 你讲的那些功能bit只会存着当作参考不会当作位址传出去 10/21 10:58
2F：→ DLHZ: page offset给你了 entry数目也给你了 用这些就可以算出来 10/21 10:59
3F：→ DLHZ: 你可能会有问题的是offset传下去又突然多2 前面只有指出page 10/21 11:02
4F：→ DLHZ: offset 後面的offset是还需要byte offset的 10/21 11:02
5F：→ DLHZ: use bit我就没听过了 10/21 11:04
6F：→ DLHZ: 应该不太对 我修正一下 我认为多那2bit 应该是错的 10/21 11:12
7F：→ DLHZ: physical page number我会写19 offset维持13 10/21 11:16
8F：→ fmtshk: 谢谢，我再研究一下 10/21 22:26