作者polomoss (小泽)
看板Grad-ProbAsk
标题[理工] [计组]-cache 计算
时间Thu Jan 7 15:43:22 2010
The processor has a 32KB 1-level cache and a 256KB 2-level cache on chip
1-level cache is 4-way associative and 2-level is fully associative.
Assume the word size is 32bits and the block size for both caches
is 32 bytes.
求 tag index Block offset
1-level
2-level
谢谢~可以列式算吗?
--
┌这篇文章让您觉得？─────────────────────────────┐
│ │
│ 一"一 \ / >\\\< ╯ ╰ ∩ ∩ ▁ ▁ ＞＿＜ ㄧ ㄧ+ │
│ 皿 ε □ ▽ ▇Δ ▇ ╰╯ ╯ │
│ 北七 乱喔 害羞 莎笅 爽啦 哭爸 ＸＤ 科科 │
└──────────────────────────────────────┘
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 122.116.14.2
1F：推 assassin88:你让我觉得很模拟考XD 01/07 22:59
2F：→ polomoss:= =因为觉得答案给错了@@ 01/07 23:18
3F：推 james1815:小算一下不知是不是 LEVEL1 19 8 5 LEVEL2 27 0 5 01/07 23:51
4F：→ polomoss:恩~我是算这个~~不过block size应该填3 01/08 00:34
5F：→ james1815:抱歉 我把它算在一起了 感谢指点 01/08 00:51
6F：推 uminchu185:应该是采word addressing, 所以offet=3bits 01/08 22:57