[电路图] http://www.wretch.cc/album/show.php?i=fairwarning&b=63&f=1738117110&p=1 请问当 tristate 输入"低"电位时.. Q5饱和 Q6截止 Q7饱和 D2导通 Q1饱和 Q2截止 Q4截止 Q3截止 输出Y为高阻态 请问为何Q7会饱和呢? 个人错误想法如下: 当输入低电位 Q5饱和 Q6截止.. 所以我把Q6的C端与E端遮住不要看... 假设D2导通(请问是因为Q6的C端与Q7的B端上方那个5V因而导通吗?) 若D2导通假设成立..Q7的B端为1.4V..但之後为何Q7会饱和呢? 因为我的参考书是直接写Q7的C端为0.9V...进而让Q4截止... 参考书是有描述Q4截止的原因..我也大致了解.. 但前提是在...假设我已经接受Q7是饱和的情况... 请问大家..为什麽Q7会饱和呢?想很久....还是不懂... 请大家帮帮忙.. 谢谢大家!! 谢谢!! -- 吉他演奏曲 http://blog.xuite.net/iloveguitar/music?st=c&re=list&p=1&w=641095 --

※ 发信站: 批踢踢实业坊(ptt.cc) ◆ From: 163.32.122.2