作者psw (ICK)
看板Electronics
标题[问题] 数位ic到下线基本问题
时间Sun Nov 27 20:58:16 2022
安
以前修过116数位ic，
写verilog
最後只是用模拟软体丢资料进去而验证输出而以
但真正下线有很大距离
我目前只知几个基本问题
1.要转成逻辑闸後，layout，优化电路图
2.电阻不能太多，因电阻钻孔问体很多，（电路可优化）
3.可以重复的元件尽量重复
听到问题是就算做成ic後要考虑有问题怎麽修改.（这句话太深奥，我不懂，强者可解释
吗？）
大家怎麽看？
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 27.51.1.149 (台湾)
※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Electronics/M.1669553898.A.665.html
※ 编辑: psw (27.51.1.149 台湾), 11/27/2022 20:58:53
※ 编辑: psw (27.51.1.149 台湾), 11/27/2022 21:01:53
1F：推 avincent60: 可以先去了解什麽是APR 11/28 01:43
3F：→ samm3320: 3. 的意思是譬如你几个逻辑某些讯号可共用被tool化简了 11/28 13:24
4F：→ samm3320: ，但你後来发现其中一个逻辑要改，你要如何只改你要的 11/28 13:24
5F：→ samm3320: 部分而不动到原本共用的部分。 11/28 13:24
6F：→ samm3320: 因为你可能只被允许改几层金属，底层不能动，所以不能 11/28 13:25
7F：→ samm3320: 重新APR 11/28 13:25
8F：推 a12349221: ECO? 11/28 20:37