作者wasai (-0a)
看板Electronics
标题[问题] 跨clock domain的sta
时间Wed Jun 29 08:19:37 2022
目前已有
create_clock clk
create_generated_clock -name clk_div_2 \
[get_pins clk_div_2_reg/Q] -divide_by 2 -source clk
clk_div_2 会在
MEM 会在clk_div_2 falling edge 输出DOUT
DFF is rising edge trigger by clk
clk_div_2---> MEM --> DFF
^
clk |
请问这个路径要如何在primetime中检查?
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 114.45.192.230 (台湾)
※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Electronics/M.1656461979.A.214.html
1F：→ wildwolf: 先用 clk_div_2 triggered 的 DFF 存入资料後，再按照一 06/29 14:55
2F：→ wildwolf: 般 CDC 的做法，将资料交换到 "clk" domain 那边。 06/29 14:56
3F：推 hsucheng: 你的mem有lib吗 06/29 16:07
4F：→ wasai: 再度检查 发现sdc有漏设clock 感谢回覆 07/01 17:25