作者joker456 (joker456)
看板Electronics
标题[问题] pss收敛问题
时间Thu Mar 17 19:18:16 2022
想请问各位前辈
小弟现在在跑/16~64的除频器的phase noise
一般来说400M除40的话，beat frequency 就设10M
可是因为除数很多，再加上有一些glitch 在电路里
所以10M可能就不是最大公因数，跑pss没办法收敛
目前试过：
去点逻辑电路每个端点，找频率最大公因数
改大maxperiods
用1M当beat frequency
method改成trap, gear2
皆失败
希望有前辈可以解答，谢谢
-----
Sent from JPTT on my Google Pixel 4a (5G).
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 110.26.229.239 (台湾)
※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Electronics/M.1647515898.A.723.html
1F：推 spitonface: Harmonic number设大一点？ 03/18 01:04
2F：推 twilight1: shooting 或 harmonic balance都试试 03/19 02:20
3F：推 zadarler: 我之前也遇过比较奇怪的收敛问题是 negative prob 要选g 03/20 15:07
4F：→ zadarler: nd! 才会收敛 选vss 反而无法收敛 03/20 15:07
5F：→ zadarler: vss 是我用vdc 给dc=0 自己命名的 03/20 15:08