作者ted010233 (yh1007)
看板Electronics
标题[问题] T flip flop hspice尺寸及写法
时间Sun Jan 2 19:14:47 2022
最近自学hspice
要完成一个如下图电路
(一个负缘触发的电路，a是input，b是output)
https://i.imgur.com/wXeFVuf.jpg
我是用T flip flop来完成
先接一个D flip flop和一个xor
但现在遇到的问题是
我可以成功弄出这个波型
但不知道尺寸要怎麽调
有时候换个尺寸波型整个就跑掉了
所以也不确定到底要怎样写才是对的
感觉只是把答案凑出来而已
再加上如果要把这电路串到复杂的电路後面时
波型也会有一些问题
现在都是靠buffer解决
想请教这个电路是要怎麽写比较好还有在接复杂的电路通常尺寸都是怎麽调的
简单电路的知道可以用N/P的比值和串联并联去看
感谢
电路写法如下
.subckt inv in out
* d g s b
mp0 out in vdd vdd p_18 l=0.18u w=5u
mn0 out in gnd gnd n_18 l=0.18u w=5u
.ends
.subckt xor2input a b out
xinv1 b bb inv
xinv2 a aa inv
mp1 net1 aa vdd vdd p_18 l=0.18u w=2.4u
mp2 outt b net1 vdd p_18 l=0.18u w=2.4u
mp3 net2 a vdd vdd p_18 l=0.18u w=2.4u
mp4 outt bb net2 vdd p_18 l=0.18u w=2.4u
mn1 outt a net3 gnd n_18 l=0.18u w=1.2u
mn2 net3 b gnd gnd n_18 l=0.18u w=1.2u
mn3 outt aa net4 gnd n_18 l=0.18u w=1.2u
mn4 net4 bb gnd gnd n_18 l=0.18u w=1.2u
xinv3 outt outtt inv
xinv4 outtt out inv
.ends
.subckt dff d ck Q
xinv0 ck ckb inv
mn0 d ck net1 gnd n_18 l=0.18u w=4u
mp0 d ckb net1 vdd p_18 l=0.18u w=4u
xinv1 net1 Qb inv
xinv2 Qb Q inv
mn1 net1 ckb Q gnd n_18 l=0.18u w=4u
mp1 net1 ck Q vdd p_18 l=0.18u w=4u
.ends
.subckt tff t ck Q
xxor t Q d xor2input
xinv0 ck ckb inv
mn0 d ckb net1 gnd n_18 l=0.18u w=4u
mp0 d ck net1 vdd p_18 l=0.18u w=4u
xinv1 net1 Qb inv
xinv2 Qb Q inv
mn1 net1 ck Q gnd n_18 l=0.18u w=4u
mp1 net1 ckb Q vdd p_18 l=0.18u w=4u
.ends
xtff t ck Q tff //t和ck接同样
vd t 0 pulse(0 1.8 1n 0.1n 0.1n 4.9n 10n)
vck ck 0 pulse(0 1.8 1n 0.1n 0.1n 4.9n 10n)
https://i.imgur.com/FW5Sr2m.jpg
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 118.166.64.226 (台湾)
※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Electronics/M.1641122093.A.7A2.html
※ 编辑: ted010233 (118.166.64.226 台湾), 01/02/2022 19:27:13
1F：推 Max112358: 找个vlsi的课本来读01/02 20:37
目前有看一本 不过他针对尺寸只有简单的电路用比值去看或用RC去算
2F：推 mmonkeyboyy: 就是看RC hold/setup 这样 还有current01/03 04:58
感谢
3F：→ samm3320: DFF Setup/hold过得了就用尽量小的尺寸，推loading本来 01/03 09:02
4F：→ samm3320: 就是家buffer去解。01/03 09:02
了解 那我就用最小尺寸慢慢加上去再加buffer
5F：推 mmonkeyboyy: 数位本来就是尽量用最小了... 要快要省电啊XD01/03 11:48
6F：→ samm3320: DFF还要注意clk 到o的delay，设计不对这个时间可能会异01/03 16:37
现在应该就是这个问题..
7F：→ samm3320: 常的长01/03 16:37
8F：推 a12349221: 你先找vlsi书籍看01/04 10:35
9F：→ samm3320: Latch的本身是正回授，要写资料进去的路径要足够强才打01/04 12:34
10F：→ samm3320: 得赢，不想硬打也可以选择把回授断开，这要看你DFF结构01/04 12:34
11F：→ samm3320: 怎麽设计。01/04 12:34
12F：→ samm3320: 要用硬拉的那回来那颗inv可以调弱一点，就不用这麽辛苦01/04 12:35
13F：→ samm3320: 。01/04 12:35
14F：推 mmonkeyboyy: 你要是.18的 书上会有设计和sizing01/04 13:31
15F：→ mmonkeyboyy: 你的clock可以反着 这样可以省一点 不过这些观念书 01/04 13:32
16F：→ mmonkeyboyy: 上都有 混一些基本delay观念应该不难做出来01/04 13:32
17F：→ mmonkeyboyy: 但我是不会这样设计这个电路就是了.... 01/04 13:33
好 感觉Flip flop这种电路不太好设计
各位有什麽推荐的书吗
刚刚图书馆找好久没找到明天继续找
我顺便再想一下能不能设计别的电路
※ 编辑: ted010233 (163.25.119.63 台湾), 01/04/2022 21:14:19