作者japanner (涵 & 茹的拔)
看板Electronics
标题[问题] PCIe走线对地电容解Jitter问题
时间Sat Jul 13 17:18:46 2019
各位假日好，小弟有一问题请教，小弟有一Gateway产品，在CPU跟WIFI晶片中间是靠一对
PCIe gen2的走线去连接，走线上是有用0.1uf电容串连到线上隔直流，後来在测PCIe测眼
图的项目时，结果为Jitter过大造成眼图在时间轴的部份fail, 於是有前辈建议在pcietx
trace的TX+跟TX-各加了一颗9pf电容下地，就将jitter问题解掉了，但前辈也不知道为
什麽，只说经验遇过，小弟想问的是，加这个9pf下地的电容solution是改变了整个线的
阻抗或者是将pcie高速讯号的杂讯靠此电容导到地去降jitter的吗?…若麻烦有大大知道
烦请分享给小弟，感谢:)
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 42.72.113.30 (台湾)
※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Electronics/M.1563009528.A.305.html
1F：→ wildwolf: 感觉是加大了TX传送讯号的 slew rate, 降低对TX的power 07/14 10:17
2F：→ wildwolf: noise, 然後就改善了TX data jitter 07/14 10:17
3F：→ wildwolf: slew rate 大，代表瞬间电流大 07/14 10:18
4F：→ wildwolf: 最上面写错，是加电容减少 slew rate 07/14 10:20
5F：→ OEK: 感觉是增加低频衰减,高频低频衰减平均些 11/28 22:34