作者jokersosmart (Joker)
看板Electronics
标题[请益] 为什麽design complier之後要验prime pow
时间Sun Apr 7 11:09:24 2019
想请问为什麽在Design complier完就要验prime power一次APR之後还要再验一次?
-----
Sent from JPTT on my Sony E6653.
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 223.138.42.120
※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Electronics/M.1554606566.A.9F8.html
1F：推 ilovepachaya: 为什麽合成完还要用pt验sta 04/07 11:22
2F：推 a12349221: APR後会有真正绕线的rc delay, 验pp跟pt才准，以及许多 04/07 13:40
3F：→ a12349221: sign-off的需求都与上述两个软体有关 04/07 13:40
4F：推 eamansf96xs: 每步骤都要check. 不然出问题哪知道是哪个步骤发生 04/07 15:09
5F：→ eamansf96xs: 的 04/07 15:09
6F：推 ptta: Apr之後加了那麽多cell在最耗电的clock tree，当然要重跑 04/07 16:48
7F：推 xoverspeed: 一楼正解XD 05/12 12:48