作者hipya ()
看板Electronics
标题[问题] LDO基本原理
时间Tue Mar 19 22:53:36 2019
不好意思 上网爬了一些介绍LDO的文章
我对於基本原理还是不懂...
我以最基本的PMOS架构来举例好了
输出会接回error amplifier的正端 负端接Vref电压
假设Vout下降了 送回amplifier放大後 代表闸极电压下降
所以此时PMOS驱动电流变大 然後PMOS的VDS压降不是应该变更大吗?
这样不就导致Vout又会再变更低了?
目前一直卡在这个问题上
另外一个问题是PMOS不能操作在线性欧姆区的理由是什麽呢?
我只看到网路上的说法是闸极电压会降到0 但也不知道原因
先谢谢各位了!
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 49.158.140.143
※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Electronics/M.1553007219.A.A5F.html
1F：→ samm3320: 电流变大Vout会上升喔，PMOS电阻变小 03/19 23:19
2F：→ samm3320: 你的盲点在於误以为PMOS电阻是固定的，但实际上电阻受ga 03/19 23:21
3F：→ samm3320: te电压控制 03/19 23:21
4F：→ samm3320: 另外并没有不能操作在欧姆区这回事 03/19 23:25
5F：→ samm3320: 电流需求大，面积又要小操作在欧姆区就是不错的选择 03/19 23:26
6F：→ smartbit: 用pmos电阻分析？ 03/20 00:10
7F：→ kameng: MOS G电压下降>D电压上升 03/20 01:07
8F：→ Libbymo: 我的想法拉..试想 当你的Vg下降的时候 Power transistor 03/20 01:21
9F：→ Libbymo: 需要时间反应 没办法瞬间提供那麽大的电流（所以传统上需 03/20 01:21
10F：→ Libbymo: 要外部电容帮忙） 此时Vov上升让Vds降 03/20 01:21
11F：→ Libbymo: 且电流增大也会使外部负载跨压上升 03/20 01:21
12F：→ Libbymo: （初学 有误请楼下更正..） 03/20 01:21
13F：→ Libbymo: 此外 通常LDO在未抽载时的mos约Vsg=|Vt| 通常在抽载过程 03/20 01:29
14F：→ Libbymo: 都会跑到triode 若一开始就让这个mos全开等於你的Vg小於V 03/20 01:29
15F：→ Libbymo: dd很多 这样Vg能跑的范围理所当然会变小 03/20 01:29
16F：推 kk123: PMOS 驱动电流变大，再乘以分压电阻以致於VOUT 上升。 03/20 07:48
17F：→ blacktea5: 你的盲点是把pmos当成固定阻抗 但实际上ldo压降是固定 03/20 15:39
18F：→ blacktea5: 因为负回授。厘清小讯号跟大信号的分别就知道为什麽可 03/20 15:39
19F：→ blacktea5: 以的话还是操作在sat 03/20 15:39
20F：嘘 hero411349: 为何驱动电流变大，VDS会变大＝ ＝？电流变大乘上下 03/22 18:31
21F：→ hero411349: 面的电阻不是电压上升吗？基本电子学观念不太OK。如果 03/22 18:31
22F：→ hero411349: 你要用电阻分压的概念来看，只有当power mos进入三极 03/22 18:31
23F：→ hero411349: 管区时才能当作一个阻值，三极管区Vgs变大，等校阻抗 03/22 18:31
24F：→ hero411349: 值会变得很小如同开关，只会把Vout拉到快VDD而已且无 03/22 18:31
25F：→ hero411349: 负回授放大功能， 03/22 18:31