作者taufuck (键盘反拍王)
看板Electronics
标题[请益] Design Compiler如何合成memory
时间Tue Mar 19 01:48:41 2019
板上各位神人大家好 手机排版请见谅
小弟是DC菜鸟 最近研究需要用DC合成电路观察电路的功耗
有一个部分需要用到查表所以必须要用到Memory
在功能验证的时候一切都很顺利 但是用DC合成电路的时候发现
DC似乎只会把查表的部分合成成一堆的正反器或暂存器
好在所用的制程档里面有sram lib和db的档案（但.db档案好小 只有几百k)
我把sram的db档放在link_library 但是合成出来还是一堆的正反器
经过几天的google和爬文做了一些尝试例如
把target_library也放sram的.db档 但这样DC会闪退
或者是不放记忆体或查表的.v档 但是全部都没办法合成出memory
请求各位神人能帮个忙 谢谢QQ
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 1.200.50.18
※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Electronics/M.1552931324.A.AC9.html
1F：→ ys4562004: 电路的memory是用memory compiler来的 还是自己写的二 03/19 03:06
2F：→ ys4562004: 维暂存器？ 03/19 03:06
3F：→ ys4562004: 你的.v 档所使用的memory 03/19 03:12
4F：→ taufuck: 感谢回答 有跑过自己写的也有制程档里面附的(看起来像是m 03/19 03:34
5F：→ taufuck: emory compiler产生的) 03/19 03:34
6F：→ taufuck: 单独合成制程档的.v档功耗还蛮大的 比直接让dc乱合成我 03/19 03:37
7F：→ taufuck: 原本写的还大 03/19 03:37
8F：→ hank821017: macro合成只需要db就够了，v是拿来给你模拟用的behavi 03/19 08:15
9F：→ hank821017: or model。把v从file list移除，否则他只会一直把beha 03/19 08:15
10F：→ hank821017: vior model当一般电路去合成 03/19 08:15
11F：→ taufuck: 感谢回答 请问拿到.v档後需要做什麽动作吗 03/19 08:51
12F：→ taufuck: 拿掉.v档後 03/19 08:51
13F：→ taufuck: power report的时候 memory那一栏始终都是0 03/19 08:52
14F：→ ys4562004: 合成时候把memory用写空的module去合 让DC去接port 03/19 11:11
15F：推 ilovepachaya: Memory 的power写在db内 03/19 12:27
16F：推 r901042004: 拿掉.v档後，把design读取进去下link指令，看macro 03/20 00:14
17F：→ r901042004: 有没有正确被读进DC 03/20 00:14
18F：→ r901042004: 不用特别写空module，只要module name与library name 03/20 00:15
19F：→ r901042004: 相同就对得起来了 03/20 00:15
20F：→ taufuck: 感谢各位大大的解答 小弟大概知道怎麽用了 03/20 03:23
21F：→ mmonkeyboyy: 就是做个macro放进去 03/21 10:17