作者envy0814 ()
看板Electronics
标题[问题] LVS cell-circuit not compared ?
时间Sat Jan 26 12:15:37 2019
大家好
小弟现在有个LVS的疑问 现在在跑整体的LVS
但是都会出现两个相似子电路 cell not compared 如下图
https://i.imgur.com/WXw0CG5.jpg
https://i.imgur.com/6aYb5sv.jpg
https://i.imgur.com/xMHFZPl.jpg
这两个都是inv gate 差异在尺寸不一样而已
而且我发现因为这两个电路无法比较 导致有用到这两个电路的子电路也都有错
例如:and gate
https://i.imgur.com/neBUDop.jpg
其他子电路说有错的地方都是在and gate的inv gate上
但是我单跑其他子电路的LVS都是对的 但接到整体就会出现错误
请问是我整体电路有接错 还是我LVS跑的方式是错误的?
因为我整体电路对了3次 线都是接对的 所以目前有点无解了
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 218.164.126.161
※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Electronics/M.1548476140.A.368.html
※ 编辑: envy0814 (218.164.126.161), 01/26/2019 12:44:17
1F：→ robin0925: 应该是pin有少打或重复了或pin没pin到metal上造成port 01/26 22:11
2F：→ robin0925: 数对不起来，检查一下你的pin跟I/O数有没有问题 01/26 22:11
3F：推 timtdsas: 推楼上 我也觉得应该是pin有少打（net档跟layout再chec 01/27 09:03
4F：→ timtdsas: k一下） 01/27 09:03
5F：→ mmonkeyboyy: 有时其实是少一层 或是打pin打错层 01/27 14:53
请问是指整体的地方吗 谢谢三位~
※ 编辑: envy0814 (1.172.87.63), 01/27/2019 15:59:58
6F：推 timtdsas: 对 整体电路的port check一下 01/27 18:15
7F：→ timtdsas: pin打在整体的layout上 01/27 18:15
※ 编辑: envy0814 (1.172.87.63), 01/28/2019 00:00:09
8F：推 mmonkeyboyy: 隔空抓药真的是吼 01/28 13:26
9F：→ mmonkeyboyy: 我感觉你的认知可能有点错误 但....这 01/28 13:27
我也觉得怪怪的 删掉不要误导别人好了
※ 编辑: envy0814 (1.172.87.63), 01/29/2019 13:26:11