作者bbyan (BBYAN)
看板Electronics
标题Re: [问题] SAR ADC电容大小
时间Sun Dec 2 16:25:10 2018
※ 引述《was336789 (Howard)》之铭言:
: 标题: [问题] SAR ADC电容大小
: 时间: Tue Nov 6 00:10:42 2018
:
: 想跟各位询问有关SAR ADC array电容大小的问题。在Delta Sigma ADC,如果选用较大的
: 电容,SNR的确可以提升,但相对的opa就必需要推的动,功耗也就会提升。但在SAR ADC
: ,如果选用较大的电容,理论上SNR也会跟着提升,但是会遇到另一个问题,较大的电容
: 所需要的充放电时间也比较长,所以可能会在每个bit比较的时後无法完全完成充放电,
: 导致最後逼近会有误差,Vip-Vin无法小於LSB,造成量化误差,这要原本想借由大电容来
: 提升SNR不就又降低了?所以这是SAR ADC对电容大小的限制吗?
:
: --
:
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 101.15.180.85
: ※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Electronics/M.1541434245.A.2E9.html
: 推 lin089170: settling error主要发生在切最大的几颗电容,有很多方 11/06 11:52
: → lin089170: 法可以解这个issue,比方延後比较器开始比较的时机,或 11/06 11:52
: → lin089170: 插入redundancy bit去弥补前面几个cycle的比较错误。 11/06 11:52
: → lin089170: 大家都想要压低CDAC大小因为这和功耗直接相关,但太小 11/06 11:54
: → lin089170: 的CDAC会有较大的mismatch,在高解析度SAR会有线性度不 11/06 11:54
: → lin089170: 好的问题,这比较像SAR的限制。 11/06 11:54
: 推 blacktea5: 楼上专业 11/06 20:34
: → was336789: 感谢Lin大的详细解说 11/08 09:37
: 推 jamtu: 一楼讲完了 11/21 01:28
一点经验可以聊聊,SAR ADC的电容值要取多少确实有点麻烦,原po的问题里面有提到SNR
我猜应该是指KT/C noise。如果是单纯讨论电容值该怎麽取,settling的问题我们就晚点
再讨论。SAR ADC C-DAC中unit cell的电容值基本上是两个东西在做取舍
1. KT/C noise
2. mismatch
10bit以下的话基本上都是卡在mismatch... 因为总电容值产生KT/C noise远远低过
10bit accuracy的要求。unit cell容值越小当然会越好,一方面速度快一方面功耗低
所以才会有MoM电容这麽特别的东西存在... 因为他单位面积产生容值的效率不太好
但因为mismatch的原因,unit cell的面积太小也会有影响
如果有mismatch model,就跑跑monte-carlo看看你的unit cell容值大概需要多少就够了
----------------
12bit开始,如果要满足mismatch issue,unit cell的容值应该会大到靠杯
所以大部分会需要用到calibration来处理DAC里面cell之间的mismatch
因此unit cell的电容值也是只要总量满足KT/C noise就可以了,mismatch的问题就K吧
---------------
到了14bit开始,KT/C noise的问题就会造成C-DAC的总量不可忽视了...
就算能用calibration去k unit cell之间的mismatch,但C-DAC的电容总量依然很可观
没记错的话应该也是10~20pF了,因此做14bit SAR ADC就算能做出来,速度也难上去
这也刚好是Nyquist rate 跟 oversampling (SDM) ADC的分水岭
在这个解析度左右用SAR ADC基本上不会有太多赚头,除非系统上的需求
不然大多还是用SDM去做会比较好
-------------
以上是从解析度(Resolution & Accuracy)的角度来看电容值的问题
至於这个数字决定之後,要怎麽提升ADC的速度(speed, settling issue)
又是另外一个主题了,高速SAR要怎麽处理有很多方式,加入redundancy是一种
subranging, multi-bit/cycle, unrolled loop, hybrid asynchronous loop...等
很多技巧可以提升SAR ADC的速度。而不同解析度能用的方法可能又不同
6/8/10-bit的高速SAR ADC做法也不尽相同。
而且settling的问题应该是影响linearity而不是noise... 所以原po提到SNR有点怪
要说应该也是影响SNDR会比较好
-------------
我想表达的是电容的大小应该是由你的解析度(Resolution & Accuracy)来决定
(Accuracy包括了noise以及linearity的问题,也就是SNR以及mismatch)
最後再想办法处理电路的速度,我是觉得原po有点把这些概念混在一起讲了
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 36.237.108.136
※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Electronics/M.1543739113.A.C19.html
1F:推 blacktea5: 精辟的分析 12/02 18:00
2F:→ blacktea5: 希望可以再往下说最近很红的ns sar 12/02 18:01
3F:推 blacktea5: 你差了redundancy多了一个cycle,该怎麽取舍差的大小 12/02 19:51
4F:→ blacktea5: 跟速度的考量也是个问题 12/02 19:51
5F:推 tony9211: 推荐 12/19 00:20