作者was336789 (Howard)
看板Electronics
标题[问题] SAR ADC电容大小
时间Tue Nov 6 00:10:42 2018
想跟各位询问有关SAR ADC array电容大小的问题。在Delta Sigma ADC，如果选用较大的
电容，SNR的确可以提升，但相对的opa就必需要推的动，功耗也就会提升。但在SAR ADC
，如果选用较大的电容，理论上SNR也会跟着提升，但是会遇到另一个问题，较大的电容
所需要的充放电时间也比较长，所以可能会在每个bit比较的时後无法完全完成充放电，
导致最後逼近会有误差，Vip-Vin无法小於LSB，造成量化误差，这要原本想借由大电容来
提升SNR不就又降低了？所以这是SAR ADC对电容大小的限制吗？
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 101.15.180.85
※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Electronics/M.1541434245.A.2E9.html
1F：推 lin089170: settling error主要发生在切最大的几颗电容，有很多方 11/06 11:52
2F：→ lin089170: 法可以解这个issue，比方延後比较器开始比较的时机，或 11/06 11:52
3F：→ lin089170: 插入redundancy bit去弥补前面几个cycle的比较错误。 11/06 11:52
4F：→ lin089170: 大家都想要压低CDAC大小因为这和功耗直接相关，但太小 11/06 11:54
5F：→ lin089170: 的CDAC会有较大的mismatch，在高解析度SAR会有线性度不 11/06 11:54
6F：→ lin089170: 好的问题，这比较像SAR的限制。 11/06 11:54
7F：推 blacktea5: 楼上专业 11/06 20:34
8F：→ was336789: 感谢Lin大的详细解说 11/08 09:37
9F：推 jamtu: 一楼讲完了 11/21 01:28