作者suspect1 ()
看板Electronics
标题[问题] SR latch
时间Thu Jun 21 22:01:53 2018
板上的大大可以解释一下这个考题的意思吗？
a SR latch implemented with 2 Nand gates
(1)changes in 2 outputs always take place with time difference of a gate
delay ? (True or False)
(2)It takes shorter time to set Q to 1 than reset Q to 0 (True or False)
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 114.44.79.103
※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Electronics/M.1529589715.A.71C.html
※ suspect1:转录至看板 Grad-ProbAsk 06/21 22:02
※ 编辑: suspect1 (114.44.79.103), 06/21/2018 22:06:04
※ suspect1:转录至看板 Grad-ProbAsk 06/21 22:06
1F：推 nova06091: 1 true 2 false 06/21 22:49
2F：→ suspect1: 可以讲解一下吗？ 06/21 23:39
3F：→ r901042004: 首先SR-latch只会有一个output为1，或是都为0 06/22 01:06
4F：→ r901042004: 所以(1)两个output同时改变只有(1,0)<->(0,1)的可能 06/22 01:08
5F：→ r901042004: 想想看output这样改变时，是否每一种可能都会造成 06/22 01:10
6F：→ r901042004: 其中一个gate先改变，接着才让另一个gate改变 06/22 01:10
7F：→ r901042004: (time difference) 06/22 01:11
8F：→ r901042004: (2)也是一样的意思，想想看set和reset时，哪个gate 06/22 01:12
9F：→ r901042004: 先改变，它的output就会比较快出来 06/22 01:13
10F：→ corydoras09: SR LARCH有两种架构，真值表不太一样 06/22 09:02
※ 编辑: suspect1 (42.72.109.177), 06/22/2018 13:58:57
11F：→ suspect1: 题目有说是用Nand Gate 06/22 13:59
12F：推 Archer55b6: 在考propagation delay吧 我看是true true 06/22 20:00
13F：→ suspect1: 楼上是对的 06/23 20:58