R作者ghost008 (0080)
看板Electronics
标题[问题] Verilog semi 显示异常
时间Sun May 20 13:14:01 2018
小弟初学Verilog HDL
版本是ISE14.7 OS:windows10 64bit
有照教学安装成功，过程也没有任何问题
但是不晓得为什麽跑semi的时候结果只有z跟x两个状态
我是有先用书中的范例来写，RTLschematic也没有问题，但没办法成功semi
後来照这个教学照表操课
https://www.youtube.com/watch?v=6OpWsUTq23E
RTL Code
=============
module Try001(a,b,o1,o2,o3,o4,o5,o6,o7);
input a,b;
output o1,o2,o3,o4,o5,o6,o7;
assign o1=a&b; //and
assign o2=a|b; //or
assign o3=~b; //not
assign o4=~(a&b); //nand
assign o5=~(a|b); //nor
assign o6=a^b; //xor
assign o7=~(a^b); //xnor
endmodule
=============
还是semi失败，input value = z , output value = x
请问有什麽设定不对，还是win10 跑ISE14.7 的ISim要额外安装新版本?
或换成Vivado比较好?
补充 : 已经有设定Test Fixture 从00 到 11了
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 42.73.75.67
※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Electronics/M.1526793243.A.98F.html
1F：推 eamansf96xs: 给初值 05/20 14:19
是在ISim下 Value内给Force constant 还是设定default?
影片内容看起来用assign就可以正确semi了
==========
歹势 已经解决了 Semi的时候点到Test bench，所以没有run对 刚刚才想到可能选错
※ 编辑: ghost008 (42.73.75.67), 05/20/2018 15:47:30
2F：推 mmonkeyboyy: 别再学 ISE了 05/21 05:11
3F：推 eamansf96xs: 改学vivado真的会比较好一点 05/21 08:31
4F：→ eamansf96xs: ise也是可啦 没有说不好 05/21 08:31
5F：推 mmonkeyboyy: ....囧> 那个 因为你没用到那里好那里不好 05/21 11:36
6F：→ mmonkeyboyy: 等你用到了就知道了~ 05/21 11:36
7F：推 BellCranell: CIC也都用vivado了 05/22 09:03
8F：推 mmonkeyboyy: 全世界都在改了啊XD 有很多本质上的不同改进很多 05/22 12:01
9F：→ mmonkeyboyy: 另一家大家都是往PRIME走 现在就是只差旧硬体要维护 05/22 12:01
10F：→ mmonkeyboyy: 所以才会有还在用旧的东西 05/22 12:02
我有vivado啦 只是刚入门配合开发版想要用便宜的SP6而且网路资源比较多
所以用ISE练习语法跟架构，而且vivado搭入门的basys3有点贵......
另外想请教，假设想练习CIC的题目(有范例码的)找的到吗?
※ 编辑: ghost008 (123.110.178.209), 05/22/2018 22:54:55
11F：推 mmonkeyboyy: pynq 一片79usd.....很贵吗? 05/22 23:48
12F：→ mmonkeyboyy: 没有....这个要问有用CIC的人 05/22 23:49