作者yis000000 (口口口tall)
看板Electronics
标题[问题] T18的DRC假错问题
时间Sat Apr 15 15:05:24 2017
各位好
我是T18教育性晶片梯次的下线菸酒生
因为是第一次下线
所以有些DRC的问题不知道该怎麽办
跑完DRC之後
把错误都解掉只剩下DRC的假错
学长说像是VIA*.S.*_Array的假错即使假错表上有说可以忽略
之前经验工程师还是要求不得有这个错误
这是我解完之後剩下的错误
http://imgur.com/v7Cjalg.jpg
虽然都是能在DRC假错表上找到可以忽略的
但担心会有之前学长的问题
想请问大家有哪些是即使假错表上有的
但还是建议解掉比较好的错误吗?
--
︵_︵
︵ノ し︵
( ・ ・ )
百变怪 !
） ╰—╯ （"
（ ）
`-ㄧ一一︶′
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 140.120.108.77
※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Electronics/M.1492239927.A.A19.html
1F：→ jack14002: 通常假错表有写就没事 除非你看错适用条件 04/16 00:29
2F：推 will20816: 这错误是在哪一个部分呢？ 04/16 04:20
3F：→ will20816: 如果是在大片金属上 就把via相隔的间距拉开一些 04/16 04:21
4F：→ will20816: 如果是小片金属 建议自己用相对应的金属层 在包一次 04/16 04:22
5F：→ will20816: 没有看到点开的说明 只能隔空抓药 04/16 04:23