各位板友好 我目前使用一个compiler产生的sram spice model 想要经由hspice去模拟sram的standby current是否与datasheet内相同 我直接将sram接上vdd gnd 而input则是让cen维持在low output都是reset到0 结果量测出来的电流値只有TT corner下会有些小误差 在SS和FF下则是完全与datasheet的数值不同，甚至差到1个order 想请问有没有板友知道是不是我在进行模拟时有哪个部分没有注意到 P.S 模拟sram时使用到原本mosfet的制程之外，sram cell本身则是有另外独立的制程档 sram cell的制程档内也有记载分别在SS TT FF下一个cell应该有的standby current 如果使用这个数值去乘上sram的size也是只有TT会比较符合模拟结果，其他两个corner依 然有很大的差异 --

※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 220.134.38.56 ※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Electronics/M.1482735637.A.A94.html