作者zxc44560 (拉基)
看板Electronics
标题[问题] D35 layout疑问
时间Wed Nov 30 18:13:46 2016
大家好
这次想问的问题是D35 Layout画法的问题
我现在在画一块小电路的Layout
然後NMOS的Bulk不是通常都会接GND 但是我有一颗是设计Source跟Bulk接再一起
但我画不管怎样我LVS都会说我这颗的Bulk接到GND去了
我有上网查怎麽画和看Design Rule都没说 (还是我没看到
因为底层环境是是PSUB 所以为是只要包层PWELL就会对 结果还是错
今天我发现有个PSUB2的材质
我用PSUB2材质把这颗电晶体和Guard Ring当做Bulk电位包再一起 LVS就过了
但我想问的是用PSUB2包起来的MOS是当作一个独立的PSUB包起来 还是其他意思?
虽然LVS过了 我想问这样的画法是正确的吗?
谢谢
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 114.45.161.197
※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Electronics/M.1480500828.A.79A.html
1F：推 divhexa: d35 nmos body 只能接地 11/30 18:44
2F：→ divhexa: t18後可用dnw 来避免body effect 11/30 18:45
3F：→ zxc44560: 那如果我这样画ok吗 因为我那颗MOS特性变很差 11/30 19:10
4F：→ zxc44560: 打错 那颗MOS的Bulk接地後电路特性变差 11/30 19:20
5F：→ zxc44560: 我看D35也有DNW 11/30 19:24
6F：推 shengyeh: psub2是用来区分不同电位 应该不是dnw 11/30 20:39
7F：推 shengyeh: 你如果是用pdk 应该会有ref device可以参考吧 11/30 20:43
8F：→ zxc44560: 痾 我看材质有DNWELL 11/30 21:12
9F：→ zxc44560: 那份我没看过 我找找 11/30 21:12
10F：推 divhexa: d35没有dnw 12/01 06:51
11F：推 smart1901: psub2实际上不会做出来 这样围虽然骗过lvs 但是他们还 12/01 11:12
12F：→ smart1901: 是同样的body 12/01 11:12
13F：推 smart1901: 比较正确做法应该是用NWELL环绕你的元件 再用DNW框整个 12/01 11:14
14F：→ smart1901: 像是碗公包覆你元件 内外的substrate才会隔开 12/01 11:16
15F：→ zxc44560: 好 感谢楼上早上试试看後在跟你讲 12/02 02:36
16F：→ zxc44560: 但用Nwell围不就会变成Pmos 12/02 13:21
17F：推 smart1901: 围一圈 像是guardring那样 中间是没NWELL 12/03 00:10
18F：→ zxc44560: 哦哦 你说把nmos用nwell包起来然後中间挖空 12/03 00:13
19F：→ zxc44560: 元件的范围挖空 12/03 00:13
20F：→ zxc44560: LVS过了 但ERC跟Softchk有错 我再继续试 感谢你 12/03 00:24
21F：→ zxc44560: 结论: TSMC 0.35um NMOS 只能接gnd 感谢divhexa大! 09/20 14:30