作者gameqgameq (qq)
看板Electronics
标题[问题] 关於verilog 波形异常问题
时间Sun Nov 20 13:27:48 2016
各位前辈们，您好：
最近小弟最近刚学习verilog 写了一个single cycle machine
但是从第二个clock cycle开始 Registers.RSdata_o 之波形变发生异常
若是各位前辈们有空有闲的话，方便指出小弟的错误吗？
感谢各位
波形图：
http://i.imgur.com/RMEeK9c.jpg
专案位址：
https://mega.nz/#!pRNTQZSZ!wCtsbItsui7r3uxFgobZw72rUIoRuBTI4eIPKg_0bo8
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 140.112.213.43
※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Electronics/M.1479619672.A.42C.html
1F：→ r901042004: 一开始练习的话建议先对每个component写一个TB来确定 11/20 15:47
2F：→ r901042004: 运作是否正常，Regfile除了没有reset其他没什麽问题 11/20 15:47
3F：→ gameqgameq: 感谢前辈的回答，问题已经解决了 11/21 12:43