※ 引述《hkrist (豆)》之铭言： : 之前在版上有问过相关问题 : 在修正一些BUG後，重新跑整个流程确定可以模拟 : 但是现在依然有些新问题产生，想要请教比较熟悉这部分的版友们 : Q1. : http://i.imgur.com/Mk0UwQG.png : 如这张图中所示，淡蓝色的波形为我的类比电路输出 : 而对应最下面则是该类比讯号转为逻辑值後由数位电路所吃到输入 : 可以看到类比讯号输出时应该是一个方波，但是转为数位电路吃到的逻辑值後 : 却出现像是step的波形，我观察结果猜测可能是VCS内将电压值分为4种准位(0 1 L H) : 而图中在0和1之间的那个稳定状态就是L或H这个情况所导致 : 请问这是不是可以藉由在VCS的设定方面来解决呢? : (比如说Voh Vol Vih Vil的设定) 不好意思，现在才回覆了自己在七月时PO的文，当时遇到两个问题，关於加速SRAM模拟的 部分已有结论，但是上面引述的Q1则尚有疑问 如上引述的类比部分产生方波而传递到数位部分时看到的波型类似步阶(step) 原以为只要设定Vth即可让中间出现的奇怪稳态消失，但在我这段时间的尝试下 发现一个推论，首先使用上一篇推文中wait大的方式去设定Vth後，在FF的process variation下方波可以正确的从类比传递到数位，但是在TT和SS则都会出现图中的step 而三种condition下差异只有在方波的频率，所以我推测是产生的方波频率不够高的话 (周期太长) 才会出现方波从类比传递到数位变成step的情形 想请问有没有板友知道这种情形要怎麽解决呢? P.S 我使用的tool是synopsys的VCS和NANOSIM的cosimulation version 关於这个tool网路上可以查找到的资讯非常稀少，希望板友们可以尽量提出建议以及 看法，或许是我不曾想到的盲点，谢谢! --

※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 220.134.38.56 ※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Electronics/M.1473043801.A.134.html 感谢wait大上次及这次的回覆，之前我没有设定threshold时在ug里面有看到预设是0.3和0.7 的supply，当初我认为就是中间那段时间处於0.3~0.7才会出现step情形 後来使用您说的设定将low和high分别设为0.5和0.51，但是依然无法解决问题，然後依照 我上面的推测才得出可能是震荡频率的高低所导致 ※ 编辑: hkrist (220.134.38.56), 09/05/2016 22:09:05 ※ 编辑: hkrist (220.134.38.56), 09/05/2016 22:09:24