作者jamtu (月光下的智慧)
看板Electronics
标题Re: [问题]请教一个晶片下线 LVS layout shorts的问题
时间Mon Aug 8 11:53:38 2016
1. 你两个pad中间加feeder，单跑2个PAD with feeder的LVS，看有没有问题
如果没问题的话，整颗CHIP就这样加
面积？晶片会动比较重要。
2. 但是你们靠那麽近这样有办法打线？手工打线通常要求center-to-center 100um
3. 今天之内你可能要移除这篇文章，不然可能有法律责任
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 140.112.17.168
※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Electronics/M.1470628421.A.B03.html
1F：推 seth781500: 感谢大大的帮忙 我先把LAYOUT图删掉..先试试看 08/08 12:12
2F：推 seth781500: 请问一下 一般来说PAD和FEEDER是不是要有空隙，还是要 08/08 12:43
3F：→ seth781500: 紧贴在一起?我发现我加了FEEDER只要他们MATEL6有碰到 08/08 12:44
4F：→ seth781500: 就会发生短路。 08/08 12:44
5F：推 ap4318: 应该是metal喔~ 08/08 12:47
6F：→ jamtu: 我猜是你把signal连到PAD的VDD跟VSS了 08/09 02:03
7F：→ jamtu: 不过...来不及了～ 08/09 02:03
8F：推 seth781500: 11月还有一梯，还要在试试看 08/09 15:17
9F：推 seth781500: 请问讯号连到VDD VSS是什麽意思? 08/09 15:21
10F：→ Baneling: 真好奇是那间实验室的小朋友... 08/09 16:08
11F：推 Baneling: google "pad 使用 教学 tsmc" 就找的到人家上课投影片了 08/09 16:14
12F：推 Baneling: pad的使用 CIC也有提供example跟说明文件 跟实验室的管 08/09 16:31
13F：→ Baneling: 理员讨论一下吧~ 08/09 16:31