作者syuan08 (syuan)
看板Electronics
标题[问题] 数位放大器verilog问题
时间Wed Jan 6 13:27:54 2016
想请教各位大大
小弟目前在做纯数位频率相关的研究
遇到一个问题，就是我设计的架构中有一个bug
就是需要较大的Vpp才会work，所以有些频率产生器可以使用但有些却不行!
目前是想在用一个放大器将输入频率的振幅加大
但是以verilog撰写的纯数位放大器，有人可以提供程式或想法吗?
还是有没有其他方法可以改善的~
有人说用滤波器...但是我的问题不再於信号不乾净啊!!
滤波器可行吗?
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 163.18.104.56
※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Electronics/M.1452058076.A.0B6.html
1F：推 xanter: 这不是应该类比在做的？ 01/06 16:24
2F：→ mmonkeyboyy: 加driver buffer etc. 不是用写code的 01/06 18:07
3F：→ twolight: 在於 01/16 02:52