作者mozartbrian ()
看板Electronics
标题[问题] 叠接电流镜
时间Fri Jul 31 00:12:21 2015
http://imgur.com/zfbCV7b
请问为何图中叠接电流镜Vds1=Vds2? 如何导出?
这是在考虑尔立效应下成立? 还是在忽略ro时得到的?
另外这是否只在电晶体匹配时(W1/L1=W2/L2)才成立?
简单来说在甚麽情况下Vds1=Vds2
翻了史密斯和上网找但都没有详细的说明
麻烦各位帮忙解惑 感谢!
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 140.112.247.80
※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Electronics/M.1438272743.A.DE3.html
2F：推 zace15: 叠接式电流镜就是为了要消除CLM效应的影响 07/31 01:20
3F：推 zace15: CLM效应又称为MOS的Early效应 这边是在算大讯号 所以跟ro( 07/31 01:22
4F：→ zace15: 小讯号)无关 07/31 01:22
5F：推 cpyi: Vds1与Vds2相当接近 只要两个输出端点电压不一样 就不会一样 07/31 07:28
6F：→ cpyi: 这很直觉 你从串连的两个电晶体电流要一样想就可以了 07/31 07:29
7F：→ cpyi: Source电压只会变化一点点 07/31 07:29
8F：→ mozartbrian: 回Z大 谢谢你解释为甚麽VDS1要等於VDS2 但我想问这电 07/31 07:46
9F：→ mozartbrian: 路 为何会使得VDS1=VDS2 07/31 07:46
10F：→ mozartbrian: 回C大 那请问在连结中 他说的VDS1=VDS2是在甚麽情况 07/31 07:47
11F：→ mozartbrian: 下呢? 谢谢 07/31 07:47
12F：推 kameng: vgs3=vgs4 07/31 09:51
13F：推 SeiliousKang: 楼上正解 08/01 02:03
14F：推 SeiliousKang: M4的gate电压先想成 Vbias......所以M4的souce端电 08/01 02:05
15F：→ SeiliousKang: 压 可以表示为Vbias-Vgs4 08/01 02:05
16F：→ SeiliousKang: 我们可以调整Vbias值 控制Vs4(也就是Vd2 的电压 使V 08/01 02:07
17F：→ SeiliousKang: ds1=Vds2 08/01 02:07
18F：推 SeiliousKang: 但是Vbias要选择的大小Vds1+Vgs左右.....所以我们就 08/01 02:12
19F：→ SeiliousKang: 在M1之上加一颗M3使Vbias刚刚好近似於我们需要的bia 08/01 02:12
20F：→ SeiliousKang: s值 08/01 02:12
21F：推 jonneth: vgs3等於vgs4我觉得是马後炮的解释，因为你也可以反过来v 08/29 06:11
22F：→ jonneth: ds1等於vds2，才得到vgs3等於vgs4，我喜欢浅显易懂的说法 08/29 06:11
23F：→ jonneth: 是vds的不相等程度被叠接分散，且m4挡住过大变化的电压， 08/29 06:11
24F：→ jonneth: 传给m2更小，故vds2就更容易趋近vds1 08/29 06:11