作者CCMAKE (夏夜晚风)
看板Electronics
标题[问题] 请问写verilog的软体
时间Tue Jul 28 00:13:19 2015
想请教有在写verilog的各位大大
都是用哪一个软体写呢?
如果在Xilinx的ISE里面的话
他可以自动产生这个module的外层port
但是他的编辑器又不太好用
所以想请问各位
都是用哪种编辑器来设计电路?
感谢! ^^
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 36.225.44.84
※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Electronics/M.1438013602.A.CC5.html
1F：→ da5n299o: notepad++ 07/28 10:31
2F：推 Transform: verdi & vi 07/28 13:34
3F：→ CCMAKE: 请问一下 用notepad++ 有办法自动产生每个模组的外壳吗? 07/28 15:25
4F：→ love84095: notepad++就只是个像是记事本的软体而已，外壳要自己写 07/28 17:56
5F：推 mmonkeyboyy: sublime 07/28 20:33
6F：推 a881: gvim 07/28 21:48
7F：推 hsujerry: 载过Robei, 看起来蛮有趣的www 但没实际拿来用过 07/29 17:40
8F：推 cpyi: 就一般编辑器... 产生外壳有跟没有一样 自己动手写吧 07/31 07:41
9F：→ CCMAKE: 了解! 所以如果外壳有几百个signal也要自己来?! 08/02 00:49